- 您現(xiàn)在的位置：買賣IC網(wǎng) > PDF目錄98301 > TS86101G2BVGL (ATMEL CORP) SERIAL INPUT LOADING, 10-BIT DAC, PBGA255 PDF資料下載
參數(shù)資料
| 型號： | TS86101G2BVGL |
| 廠商： | ATMEL CORP |
| 元件分類： | DAC |
| 英文描述： | SERIAL INPUT LOADING, 10-BIT DAC, PBGA255 |
| 封裝： | CBGA-255 |
| 文件頁數(shù)： | 18/57頁 |
| 文件大?。?/td> | 1119K |
| 代理商： | TS86101G2BVGL |
第1頁第2頁第3頁第4頁第5頁第6頁第7頁第8頁第9頁第10頁第11頁第12頁第13頁第14頁第15頁第16頁第17頁當前第18頁第19頁第20頁第21頁第22頁第23頁第24頁第25頁第26頁第27頁第28頁第29頁第30頁第31頁第32頁第33頁第34頁第35頁第36頁第37頁第38頁第39頁第40頁第41頁第42頁第43頁第44頁第45頁第46頁第47頁第48頁第49頁第50頁第51頁第52頁第53頁第54頁第55頁第56頁第57頁
25
5343C–BDC–03/06
TS86101G2B
Figure 6-1.
Synchronization of Multiple TS86101G2B Devices
Notes:
1. A counter can be used to determine when the clock can be enabled after power-up.
2. If the clock starts as illustrated below, there is no guarantee that the DACs will start synchro-
nously (they may start on different edges of the clock). It is essential that the clock starts with
clean transitions.
Figure 6-2.
Clock Transition at Power-up
6.3
Programmable DSP Clock
For correct synchronization of the MUXDAC with the DSP/FPGA/ASIC circuit intended to send
the digital data to the MUXDAC, a DSP output clock is provided by the MUXDAC.
To finely synchronize the two devices (MUXDAC and DSP/FPGA/ASIC), a programmable delay
can be applied to the DSP clock. This delay is controlled via the CS_0, CS_1, CS_2 and CS_3
bits and has a range of 3.1 ns in 200 ps discrete steps.
Please also refer to ”Functional Description” on page 20.
The [CS_0;3] bits are TTL signals (1 = TTL high, 10 k
or left open, 0 = TTL low or ground via
10
or less) but can also be implemented as shown in Figure 6-3 on page 26.
VEED / VEEA
Case 1:
CW_IN_T/CW_IN_F
(differential)
0V
90% of VEEA/VEED
-5V
DAC in RESET state
100 ps min
Power up
Clock held high or low
End of reset
Case 2:
CW_IN_T
(single
-
ended)
100 ps min
Clock held high
Case 3:
CW_IN_F
(single
-
ended)
100 ps min
Clock held low
100%
50% of
VEEA/VEED
相關(guān)PDF資料 |
PDF描述 |
|---|---|
| TS86101G2BMGS | SERIAL INPUT LOADING, 10-BIT DAC, PBGA255 |
| TS86101G2BMGS | PARALLEL, WORD INPUT LOADING, 10-BIT DAC, CBGA255 |
| TS86101G2BVGL | PARALLEL, WORD INPUT LOADING, 10-BIT DAC, CBGA255 |
| TS86101G2BCGL | PARALLEL, WORD INPUT LOADING, 10-BIT DAC, CBGA255 |
| TSA0801IF | 1-CH 8-BIT PROPRIETARY METHOD ADC, PARALLEL ACCESS, PQFP48 |
相關(guān)代理商/技術(shù)參數(shù) |
參數(shù)描述 |
|---|---|
| TS861AI | 制造商:STMICROELECTRONICS 制造商全稱:STMicroelectronics 功能描述:RAIL TO RAIL MICROPOWER BICMOS COMPARATORS |
| TS861AID | 功能描述:校驗器 IC Single Rail-to-Rail RoHS:否 制造商:STMicroelectronics 產(chǎn)品: 比較器類型: 通道數(shù)量: 輸出類型:Push-Pull 電源電壓-最大:5.5 V 電源電壓-最小:1.1 V 補償電壓（最大值）:6 mV 電源電流（最大值）:1350 nA 響應(yīng)時間: 最大工作溫度:+ 125 C 安裝風格:SMD/SMT 封裝 / 箱體:SC-70-5 封裝:Reel |
| TS861AIDT | 功能描述:校驗器 IC Single Rail-to-Rail RoHS:否 制造商:STMicroelectronics 產(chǎn)品: 比較器類型: 通道數(shù)量: 輸出類型:Push-Pull 電源電壓-最大:5.5 V 電源電壓-最小:1.1 V 補償電壓（最大值）:6 mV 電源電流（最大值）:1350 nA 響應(yīng)時間: 最大工作溫度:+ 125 C 安裝風格:SMD/SMT 封裝 / 箱體:SC-70-5 封裝:Reel |
| TS861AILT | 功能描述:校驗器 IC Single Rail-to-Rail RoHS:否 制造商:STMicroelectronics 產(chǎn)品: 比較器類型: 通道數(shù)量: 輸出類型:Push-Pull 電源電壓-最大:5.5 V 電源電壓-最小:1.1 V 補償電壓（最大值）:6 mV 電源電流（最大值）:1350 nA 響應(yīng)時間: 最大工作溫度:+ 125 C 安裝風格:SMD/SMT 封裝 / 箱體:SC-70-5 封裝:Reel |
| TS861AIN | 功能描述:校驗器 IC Single Rail-to-Rail RoHS:否 制造商:STMicroelectronics 產(chǎn)品: 比較器類型: 通道數(shù)量: 輸出類型:Push-Pull 電源電壓-最大:5.5 V 電源電壓-最小:1.1 V 補償電壓（最大值）:6 mV 電源電流（最大值）:1350 nA 響應(yīng)時間: 最大工作溫度:+ 125 C 安裝風格:SMD/SMT 封裝 / 箱體:SC-70-5 封裝:Reel |
發(fā)布緊急采購，3分鐘左右您將得到回復。