- 您現在的位置：買賣IC網 > PDF目錄382720 > UDA1321T (NXP SEMICONDUCTORS) Universal Serial Bus USB Digital-to-Analog Converter DAC PDF資料下載
參數資料
| 型號： | UDA1321T |
| 廠商： | NXP SEMICONDUCTORS |
| 元件分類： | 微控制器/微處理器 |
| 英文描述： | Universal Serial Bus USB Digital-to-Analog Converter DAC |
| 中文描述： | 0.055 MHz, MICROCONTROLLER, PDSO28 |
| 文件頁數： | 31/44頁 |
| 文件大?。?/td> | 280K |
| 代理商： | UDA1321T |
第1頁第2頁第3頁第4頁第5頁第6頁第7頁第8頁第9頁第10頁第11頁第12頁第13頁第14頁第15頁第16頁第17頁第18頁第19頁第20頁第21頁第22頁第23頁第24頁第25頁第26頁第27頁第28頁第29頁第30頁當前第31頁第32頁第33頁第34頁第35頁第36頁第37頁第38頁第39頁第40頁第41頁第42頁第43頁第44頁
1998 Oct 06
31
Philips Semiconductors
Preliminary specification
Universal Serial Bus (USB)
Digital-to-Analog Converter (DAC)
UDA1321
AC CHARACTERISTICS
V
DD
= 3.3 V; V
SS
= 0 V; T
amb
= 25
°
C; f
osc
= 48 MHz; f
s
= 44.1 kHz; unless otherwise specified.
SYMBOL
PARAMETER
CONDITIONS
MIN.
TYP.
MAX.
UNIT
Driver characteristics D+ and D
(full-speed mode)
t
r
rise time
t
f
fall time
t
rf(m)
matching rise/fall time (t
r
/t
f
)
V
cr
output signal crossover voltage
R
(o)driver
driver output resistance
Data source timings D+ and D
(full-speed mode)
f
i(sample)
audio sample input frequency
f
fs(D)
full-speed data rate
t
fr
frame interval
t
J1(dif)
source differential jitter to next
transition
t
J2(dif)
source differential jitter for paired
transitions
t
W(EOP)
source End Of Packet (EOP) width
t
EOP(dif)
differential to EOP transition skew
t
JR1
receiver data jitter tolerance to next
transition
t
JR2
receiver data jitter tolerance for
paired transitions
t
EOPR1
EOP width at receiver must reject as
EOP
t
EOPR2
EOP width at receiver must accept
as EOP
C
L
= 50 pF
C
L
= 50 pF
4
4
90
1.3
28
20
20
110
2.0
43
ns
ns
%
V
steady-state drive
5
11.97
0.9995
3.5
12.00
1.0000
0.0
55
12.03
1.0005
+3.5
kHz
Mbits/s
ms
ns
4.0
0.0
+4.0
ns
160
2.0
18.5
0.0
175
+5.0
+18.5
ns
ns
ns
9.0
0.0
+9.0
ns
40
ns
82
ns
Serial input/output data timing;
see Fig.9
f
clk(sys)
f
i(WS)
t
r
t
f
t
BCK(H)
t
BCK(L)
t
s;DAT
t
h;DAT
t
s;WS
t
h;WS
system clock frequency
word select input frequency
rise time
fall time
bit clock HIGH time
bit clock LOW time
data set-up time
data hold time
word select set-up time
word select hold time
5
55
55
10
20
20
10
12
55
20
20
MHz
kHz
ns
ns
ns
ns
ns
ns
ns
ns
相關PDF資料 |
PDF描述 |
|---|---|
| UDA1321 | USB-Digital To Analog Converters(通用串行總線-數模轉換器) |
| UDA1324TS | Ultra low-voltage stereo filter DAC |
| UDA1325 | Universal Serial Bus USB CODEC |
| UDA1325H | Universal Serial Bus USB CODEC |
| UDA1325PS | Universal Serial Bus USB CODEC |
相關代理商/技術參數 |
參數描述 |
|---|---|
| UDA1321T/N101 | 制造商:PHILIPS 制造商全稱:NXP Semiconductors 功能描述:Universal Serial Bus USB Digital-to-Analog Converter DAC |
| UDA1324TS | 制造商:PHILIPS 制造商全稱:NXP Semiconductors 功能描述:Ultra low-voltage stereo filter DAC |
| UDA1325 | 制造商:PHILIPS 制造商全稱:NXP Semiconductors 功能描述:Universal Serial Bus USB CODEC |
| UDA1325H | 制造商:PHILIPS 制造商全稱:NXP Semiconductors 功能描述:Universal Serial Bus USB CODEC |
| UDA1325PS | 制造商:PHILIPS 制造商全稱:NXP Semiconductors 功能描述:Universal Serial Bus USB CODEC |
發布緊急采購，3分鐘左右您將得到回復。