- 您現在的位置：買賣IC網 > PDF目錄21990 > XC3S100E-4TQG144C (Xilinx Inc)IC SPARTAN-3E FPGA 100K 144-TQFP PDF資料下載
參數資料
| 型號： | XC3S100E-4TQG144C |
| 廠商： | Xilinx Inc |
| 文件頁數： | 31/227頁 |
| 文件大小： | 0K |
| 描述： | IC SPARTAN-3E FPGA 100K 144-TQFP |
| 產品培訓模塊： | FPGAs Spartan3 |
| 標準包裝： | 60 |
| 系列： | Spartan®-3E |
| LAB/CLB數： | 240 |
| 邏輯元件/單元數： | 2160 |
| RAM 位總計： | 73728 |
| 輸入/輸出數： | 108 |
| 門數： | 100000 |
| 電源電壓： | 1.14 V ~ 1.26 V |
| 安裝類型： | 表面貼裝 |
| 工作溫度： | 0°C ~ 85°C |
| 封裝/外殼： | 144-LQFP |
| 供應商設備封裝： | 144-TQFP（20x20） |
| 產品目錄頁面： | 599 (CN2011-ZH PDF) |
| 其它名稱： | 122-1478 |
第1頁第2頁第3頁第4頁第5頁第6頁第7頁第8頁第9頁第10頁第11頁第12頁第13頁第14頁第15頁第16頁第17頁第18頁第19頁第20頁第21頁第22頁第23頁第24頁第25頁第26頁第27頁第28頁第29頁第30頁當前第31頁第32頁第33頁第34頁第35頁第36頁第37頁第38頁第39頁第40頁第41頁第42頁第43頁第44頁第45頁第46頁第47頁第48頁第49頁第50頁第51頁第52頁第53頁第54頁第55頁第56頁第57頁第58頁第59頁第60頁第61頁第62頁第63頁第64頁第65頁第66頁第67頁第68頁第69頁第70頁第71頁第72頁第73頁第74頁第75頁第76頁第77頁第78頁第79頁第80頁第81頁第82頁第83頁第84頁第85頁第86頁第87頁第88頁第89頁第90頁第91頁第92頁第93頁第94頁第95頁第96頁第97頁第98頁第99頁第100頁第101頁第102頁第103頁第104頁第105頁第106頁第107頁第108頁第109頁第110頁第111頁第112頁第113頁第114頁第115頁第116頁第117頁第118頁第119頁第120頁第121頁第122頁第123頁第124頁第125頁第126頁第127頁第128頁第129頁第130頁第131頁第132頁第133頁第134頁第135頁第136頁第137頁第138頁第139頁第140頁第141頁第142頁第143頁第144頁第145頁第146頁第147頁第148頁第149頁第150頁第151頁第152頁第153頁第154頁第155頁第156頁第157頁第158頁第159頁第160頁第161頁第162頁第163頁第164頁第165頁第166頁第167頁第168頁第169頁第170頁第171頁第172頁第173頁第174頁第175頁第176頁第177頁第178頁第179頁第180頁第181頁第182頁第183頁第184頁第185頁第186頁第187頁第188頁第189頁第190頁第191頁第192頁第193頁第194頁第195頁第196頁第197頁第198頁第199頁第200頁第201頁第202頁第203頁第204頁第205頁第206頁第207頁第208頁第209頁第210頁第211頁第212頁第213頁第214頁第215頁第216頁第217頁第218頁第219頁第220頁第221頁第222頁第223頁第224頁第225頁第226頁第227頁
Spartan-3E FPGA Family: DC and Switching Characteristics
DS312 (v4.1) July 19, 2013
Product Specification
126
Table 87: Pin-to-Pin Setup and Hold Times for the IOB Input Path (System Synchronous)
Symbol
Description
Conditions
IFD_
DELAY_
VALUE=
Device
Speed Grade
Units
-5
-4
Min
Setup Times
TPSDCM
When writing to the Input
Flip-Flop (IFF), the time from the
setup of data at the Input pin to
the active transition at a Global
Clock pin. The DCM is used. No
Input Delay is programmed.
LVCMOS25(2),
IFD_DELAY_VALUE = 0,
with DCM(3)
0
XC3S100E
2.65
2.98
ns
XC3S250E
2.25
2.59
ns
XC3S500E
2.25
2.59
ns
XC3S1200E
2.25
2.58
ns
XC3S1600E
2.25
2.59
ns
TPSFD
When writing to IFF, the time
from the setup of data at the
Input pin to an active transition at
the Global Clock pin. The DCM is
not used. The Input Delay is
programmed.
LVCMOS25(2),
IFD_DELAY_VALUE =
default software setting
2
XC3S100E
3.16
3.58
ns
3
XC3S250E
3.44
3.91
ns
3
XC3S500E
4.00
4.73
ns
3
XC3S1200E
2.60
3.31
ns
3
XC3S1600E
3.33
3.77
ns
Hold Times
TPHDCM
When writing to IFF, the time
from the active transition at the
Global Clock pin to the point
when data must be held at the
Input pin. The DCM is used. No
Input Delay is programmed.
LVCMOS25(4),
IFD_DELAY_VALUE = 0,
with DCM(3)
0
XC3S100E
–0.54
–0.52
ns
XC3S250E
0.06
0.14
ns
XC3S500E
0.07
0.14
ns
XC3S1200E
0.07
0.15
ns
XC3S1600E
0.06
0.14
ns
TPHFD
When writing to IFF, the time
from the active transition at the
Global Clock pin to the point
when data must be held at the
Input pin. The DCM is not used.
The Input Delay is programmed.
LVCMOS25(4),
IFD_DELAY_VALUE =
default software setting
2
XC3S100E
–0.31
–0.24
ns
3
XC3S250E
–0.32
ns
3
XC3S500E
–0.77
ns
3
XC3S1200E
0.13
0.16
ns
3
XC3S1600E
–0.05
–0.03
ns
Notes:
1.
The numbers in this table are tested using the methodology presented in Table 95 and are based on the operating conditions set forth in
2.
This setup time requires adjustment whenever a signal standard other than LVCMOS25 is assigned to the Global Clock Input or the data
Input. If this is true of the Global Clock Input, subtract the appropriate adjustment from Table 91. If this is true of the data Input, add the
appropriate Input adjustment from the same table.
3.
DCM output jitter is included in all measurements.
4.
This hold time requires adjustment whenever a signal standard other than LVCMOS25 is assigned to the Global Clock Input or the data
Input. If this is true of the Global Clock Input, add the appropriate Input adjustment from Table 91. If this is true of the data Input, subtract the
appropriate Input adjustment from the same table. When the hold time is negative, it is possible to change the data before the clock’s active
edge.
相關PDF資料 |
PDF描述 |
|---|---|
| VI-B6H-CX | CONVERTER MOD DC/DC 52V 75W |
| VI-27N-CW-F1 | CONVERTER MOD DC/DC 18.5V 100W |
| MAX1668MEE | IC TEMP SENSOR MULTI-CHAN 16QSOP |
| VI-B6H-CW | CONVERTER MOD DC/DC 52V 100W |
| XC3S50AN-5TQG144C | IC FPGA SPARTAN-3A 50K 144-TQFP |
相關代理商/技術參數 |
參數描述 |
|---|---|
| XC3S100E-4TQG144CS1 | 制造商:Xilinx 功能描述:XLXXC3S100E-4TQG144CS1 IC LOGIC CELLS |
| XC3S100E-4TQG144I | 功能描述:IC FPGA SPARTAN-3E 100K 144-TQFP RoHS:是 類別:集成電路 (IC) >> 嵌入式 - FPGA（現場可編程門陣列） 系列:Spartan®-3E 標準包裝:60 系列:XP LAB/CLB數:- 邏輯元件/單元數:10000 RAM 位總計:221184 輸入/輸出數:244 門數:- 電源電壓:1.71 V ~ 3.465 V 安裝類型:表面貼裝 工作溫度:0°C ~ 85°C 封裝/外殼:388-BBGA 供應商設備封裝:388-FPBGA（23x23） 其它名稱:220-1241 |
| XC3S100E-4VQ100C | 制造商:Xilinx 功能描述:FPGA SPARTAN-3E 100K GATES 2160 CELLS 572MHZ 90NM 1.2V 100VT - Trays 制造商:Xilinx 功能描述:XLXXC3S100E-4VQ100C IC LOGIC CELLS |
| XC3S100E-4VQ100CES | 制造商:Xilinx 功能描述: |
| XC3S100E-4VQ100GC | 制造商:XILINX 制造商全稱:XILINX 功能描述:Spartan-3E FPGA Family: Complete Data Sheet |
發布緊急采購，3分鐘左右您將得到回復。