欧美成人免费电影,国产欧美一区二区三区精品酒店,精品国产a毛片,色网在线免费观看

參數資料
型號: XC3S100E-4VQG100C
廠商: Xilinx Inc
文件頁數: 130/227頁
文件大小: 0K
描述: IC SPARTAN-3E FPGA 100K 100VTQFP
產品培訓模塊: FPGAs Spartan3
標準包裝: 90
系列: Spartan®-3E
LAB/CLB數: 240
邏輯元件/單元數: 2160
RAM 位總計: 73728
輸入/輸出數: 66
門數: 100000
電源電壓: 1.14 V ~ 1.26 V
安裝類型: 表面貼裝
工作溫度: 0°C ~ 85°C
封裝/外殼: 100-TQFP
供應商設備封裝: 100-VQFP(14x14)
產品目錄頁面: 599 (CN2011-ZH PDF)
其它名稱: 122-1479
第1頁第2頁第3頁第4頁第5頁第6頁第7頁第8頁第9頁第10頁第11頁第12頁第13頁第14頁第15頁第16頁第17頁第18頁第19頁第20頁第21頁第22頁第23頁第24頁第25頁第26頁第27頁第28頁第29頁第30頁第31頁第32頁第33頁第34頁第35頁第36頁第37頁第38頁第39頁第40頁第41頁第42頁第43頁第44頁第45頁第46頁第47頁第48頁第49頁第50頁第51頁第52頁第53頁第54頁第55頁第56頁第57頁第58頁第59頁第60頁第61頁第62頁第63頁第64頁第65頁第66頁第67頁第68頁第69頁第70頁第71頁第72頁第73頁第74頁第75頁第76頁第77頁第78頁第79頁第80頁第81頁第82頁第83頁第84頁第85頁第86頁第87頁第88頁第89頁第90頁第91頁第92頁第93頁第94頁第95頁第96頁第97頁第98頁第99頁第100頁第101頁第102頁第103頁第104頁第105頁第106頁第107頁第108頁第109頁第110頁第111頁第112頁第113頁第114頁第115頁第116頁第117頁第118頁第119頁第120頁第121頁第122頁第123頁第124頁第125頁第126頁第127頁第128頁第129頁當前第130頁第131頁第132頁第133頁第134頁第135頁第136頁第137頁第138頁第139頁第140頁第141頁第142頁第143頁第144頁第145頁第146頁第147頁第148頁第149頁第150頁第151頁第152頁第153頁第154頁第155頁第156頁第157頁第158頁第159頁第160頁第161頁第162頁第163頁第164頁第165頁第166頁第167頁第168頁第169頁第170頁第171頁第172頁第173頁第174頁第175頁第176頁第177頁第178頁第179頁第180頁第181頁第182頁第183頁第184頁第185頁第186頁第187頁第188頁第189頁第190頁第191頁第192頁第193頁第194頁第195頁第196頁第197頁第198頁第199頁第200頁第201頁第202頁第203頁第204頁第205頁第206頁第207頁第208頁第209頁第210頁第211頁第212頁第213頁第214頁第215頁第216頁第217頁第218頁第219頁第220頁第221頁第222頁第223頁第224頁第225頁第226頁第227頁
Spartan-3E FPGA Family: Pinout Descriptions
DS312 (v4.1) July 19, 2013
Product Specification
215
FG400 Footprint
X-Ref Target - Figure 87
Left Half of Package
(top view)
156
I/O: Unrestricted,
general-purpose user I/O
62
INPUT: Unrestricted,
general-purpose input pin
46
DUAL: Configuration pin,
then possible user I/O
24
VREF: User I/O or input
voltage reference for bank
16
CLK: User I/O, input, or
clock buffer input
2
CONFIG: Dedicated
configuration pins
4
JTAG: Dedicated JTAG
port pins
42
GND: Ground
24
VCCO: Output voltage
supply for bank
16
VCCINT: Internal core
supply voltage (+1.2V)
8
VCCAUX: Auxiliary supply
voltage (+2.5V)
0
N.C.: Not connected
Figure 87: FG400 Package Footprint (top view)
12
34
56
78
10
A
GND
I/O
L31N_0
I/O
INPUT
L29N_0
INPUT
L29P_0
I/O
L25N_0
I/O
L25P_0
I/O
L18N_0
GCLK11
I/O
L18P_0
GCLK10
B
I/O
L03P_3
I/O
L31P_0
TDI
VCCO_0
I/O
L27N_0
I/O
L27P_0
GND
I/O
L22N_0
VREF_0
I/O
L22P_0
VCCO_0
C
I/O
L03N_3
PROG_B
GND
I/O
L32P_0
I/O
L30N_0
VREF_0
I/O
L28P_0
I/O
INPUT
L23N_0
I/O
L21N_0
I/O
D
I/O
L04P_3
I/O
L01N_3
I/O
L01P_3
I/O
L32N_0
HSWAP
I/O
L30P_0
I/O
L28N_0
VCCO_0
INPUT
L23P_0
I/O
L21P_0
GND
E
I/O
L04N_3
VCCO_3
I/O
L02N_3
VREF_3
I/O
L02P_3
INPUT
L26N_0
INPUT
L26P_0
I/O
L19P_0
I/O
L16N_0
GCLK7
F
I/O
L06N_3
I/O
L06P_3
I/O
L05N_3
I/O
L05P_3
INPUT
GND
I/O
L24N_0
VREF_0
I/O
L24P_0
I/O
L19N_0
VCCO_0
G
INPUT
GND
I/O
L07P_3
I/O
L07N_3
I/O
L08N_3
INPUT
I/O
INPUT
L20P_0
INPUT
L20N_0
INPUT
L17N_0
GCLK9
H
INPUT
I/O
L09P_3
I/O
L09N_3
VREF_3
VCCO_3
I/O
L08P_3
I/O
L10P_3
I/O
L10N_3
GND
VCCINT
INPUT
L17P_0
GCLK8
J
I/O
L12N_3
I/O
L12P_3
I/O
L11P_3
I/O
L11N_3
INPUT
I/O
L13N_3
VCCAUX
VCCINT
GND
VCCINT
K
GND
I/O
L14N_3
LHCLK1
I/O
L14P_3
LHCLK0
VCCAUX
INPUT
VREF_3
I/O
L13P_3
I/O
L15P_3
LHCLK2
GND
VCCINT
GND
L
I/O
L16N_3
LHCLK5
VCCO_3
I/O
L17N_3
LHCLK7
GND
INPUT
VCCO_3
I/O
L15N_3
LHCLK3
IRDY2
INPUT
GND
VCCINT
M
I/O
L16P_3
LHCLK4
TRDY2
INPUT
I/O
L17P_3
LHCLK6
I/O
L19N_3
I/O
L19P_3
I/O
L20P_3
I/O
L18N_3
I/O
L18P_3
VCCINT
GND
N
I/O
L21P_3
I/O
L21N_3
I/O
L23P_3
I/O
L23N_3
INPUT
I/O
L20N_3
VREF_3
I/O
L22P_3
VCCINT VCCAUX
VCCINT
P
I/O
L24P_3
GND
INPUT
VCCO_3
I/O
L25P_3
INPUT
VREF_3
I/O
L22N_3
I/O
GND
R
I/O
L24N_3
I/O
L26P_3
I/O
L27P_3
I/O
L27N_3
I/O
L25N_3
GND
I/O
L09N_2
VREF_2
INPUT
L11N_2
I/O
T
I/O
L28N_3
VREF_3
I/O
L26N_3
I/O
L29N_3
INPUT
I/O
L06P_2
I/O
L06N_2
I/O
L09P_2
INPUT
L11P_2
INPUT
L14P_2
INPUT
L14N_2
VREF_2
U
I/O
L28P_3
VCCO_3
I/O
L29P_3
I/O
L01P_2
CSO_B
I/O
L03P_2
DOUT
BUSY
INPUT
L05P_2
I/O
L07N_2
VCCO_2
I/O
L12N_2
VCCAUX
V
I/O
L30N_3
I/O
L30P_3
GND
I/O
L01N_2
INIT_B
INPUT
L05N_2
I/O
L07P_2
I/O
L10N_2
I/O
L12P_2
W
INPUT
L02P_2
INPUT
I/O
L04P_2
VCCO_2
INPUT
L08P_2
GND
I/O
L10P_2
I/O
Y
GND
INPUT
L02N_2
I/O
VREF_2
I/O
L04N_2
I/O
INPUT
L08N_2
I/O
L13N_2
I/O
L13P_2
GND
Bank 0
Ba
n
k
3
Bank 2
GCLK13
L15N_2
D6
GCLK2
D2
L18P_2
I/O
GCLK12
L15P_2
D7
I/O
GCLK14
D4
L16P_2
I/O
LK15
D3
L16N_2
I/O
GC
CSI_B
MOSI
L03N_2
I/O
9
DS312-4_08_101905
相關PDF資料
PDF描述
VI-B60-CW CONVERTER MOD DC/DC 5V 100W
VI-27M-CW-F1 CONVERTER MOD DC/DC 10V 100W
VI-B5H-CX CONVERTER MOD DC/DC 52V 75W
XC3S50-4VQG100C IC SPARTAN-3 FPGA 50K 100VTQFP
VI-B5F-CX CONVERTER MOD DC/DC 72V 75W
相關代理商/技術參數
參數描述
XC3S100E-4VQG100I 功能描述:IC FPGA SPARTAN-3E 100K 100-VQFP RoHS:是 類別:集成電路 (IC) >> 嵌入式 - FPGA(現場可編程門陣列) 系列:Spartan®-3E 標準包裝:40 系列:Spartan® 6 LX LAB/CLB數:3411 邏輯元件/單元數:43661 RAM 位總計:2138112 輸入/輸出數:358 門數:- 電源電壓:1.14 V ~ 1.26 V 安裝類型:表面貼裝 工作溫度:-40°C ~ 100°C 封裝/外殼:676-BGA 供應商設備封裝:676-FBGA(27x27)
XC3S100E-5CP132C 制造商:Xilinx 功能描述:FPGA SPARTAN-3E 100K GATES 2160 CELLS 657MHZ COMM 90NM 1.2V - Trays
XC3S100E-5CP132GC 制造商:XILINX 制造商全稱:XILINX 功能描述:Spartan-3E FPGA Family: Complete Data Sheet
XC3S100E-5CP132GI 制造商:XILINX 制造商全稱:XILINX 功能描述:Spartan-3E FPGA Family: Complete Data Sheet
XC3S100E-5CP132I 制造商:XILINX 制造商全稱:XILINX 功能描述:Spartan-3E FPGA Family: Complete Data Sheet
主站蜘蛛池模板: 遵义市| 札达县| 康马县| 格尔木市| 通山县| 庐江县| 蒙城县| 山阴县| 隆德县| 青神县| 镶黄旗| 玛曲县| 济南市| 察哈| 离岛区| 衡阳市| 依兰县| 孝昌县| 托里县| 南投市| 东海县| 屯昌县| 新竹市| 斗六市| 黑山县| 句容市| 阿坝| 拜城县| 台中县| 壤塘县| 原平市| 乌什县| 永川市| 潍坊市| 海门市| 澄城县| 惠来县| 清河县| 思南县| 凤凰县| 疏勒县|