- 您現(xiàn)在的位置：買賣IC網(wǎng) > PDF目錄7981 > 74LVC74APW,118 (NXP Semiconductors)IC DUAL D-TYPE FLIP-FLOP 14TSSOP PDF資料下載
參數(shù)資料
| 型號(hào)： | 74LVC74APW,118 |
| 廠商： | NXP Semiconductors |
| 文件頁(yè)數(shù)： | 1/19頁(yè) |
| 文件大?。?/td> | 0K |
| 描述： | IC DUAL D-TYPE FLIP-FLOP 14TSSOP |
| 產(chǎn)品培訓(xùn)模塊： | Logic Packages |
| 標(biāo)準(zhǔn)包裝： | 2,500 |
| 系列： | 74LVC |
| 功能： | 設(shè)置（預(yù)設(shè)）和復(fù)位 |
| 類型： | D 型 |
| 輸出類型： | 差分 |
| 元件數(shù)： | 2 |
| 每個(gè)元件的位元數(shù)： | 1 |
| 頻率 - 時(shí)鐘： | 250MHz |
| 延遲時(shí)間 - 傳輸： | 2.5ns |
| 觸發(fā)器類型： | 正邊沿 |
| 輸出電流高，低： | 24mA，24mA |
| 電源電壓： | 1.2 V ~ 3.6 V |
| 工作溫度： | -40°C ~ 125°C |
| 安裝類型： | 表面貼裝 |
| 封裝/外殼： | 14-TSSOP（0.173"，4.40mm 寬） |
| 包裝： | 帶卷 (TR) |
當(dāng)前第1頁(yè)第2頁(yè)第3頁(yè)第4頁(yè)第5頁(yè)第6頁(yè)第7頁(yè)第8頁(yè)第9頁(yè)第10頁(yè)第11頁(yè)第12頁(yè)第13頁(yè)第14頁(yè)第15頁(yè)第16頁(yè)第17頁(yè)第18頁(yè)第19頁(yè)
1.
General description
The 74LVC74A is a dual edge triggered D-type flip-flop with individual data (nD) inputs,
clock (nCP) inputs, set (nSD) and (nRD) inputs, and complementary nQ and nQ outputs.
The set and reset are asynchronous active LOW inputs and operate independently of the
clock input. Information on the data input is transferred to the nQ output on the
LOW-to-HIGH transition of the clock pulse. The nD inputs must be stable one set-up time
prior to the LOW-to-HIGH clock transition, for predictable operation.
Schmitt trigger action at all inputs makes the circuit highly tolerant of slower input rise and
fall times.
2.
Features and benefits
5 V tolerant inputs for interlacing with 5 V logic
Wide supply voltage range from 1.2 V to 3.6 V
CMOS low power consumption
Direct interface with TTL levels
Complies with JEDEC standard:
JESD8-7A (1.65 V to 1.95 V)
JESD8-5A (2.3 V to 2.7 V)
JESD8-C/JESD36 (2.7 V to 3.6 V)
ESD protection:
HBM JESD22-A114F exceeds 2000 V
MM JESD22-A115-B exceeds 200 V
CDM JESD22-C101E exceeds 1000 V
Specified from
40 C to +85 C and 40 C to +125 C
74LVC74A
Dual D-type flip-flop with set and reset; positive-edge trigger
Rev. 7 — 20 November 2012
Product data sheet
相關(guān)PDF資料 |
PDF描述 |
|---|---|
| TXR18AB00A2008AI | ADPTR TINEL LOCK STR SHELL 20 |
| TXR21AB00-2410AI | ADPTR TINEL LOCK STR SHELL 24 |
| TXR54AB00-1406BI | ADPTR TINEL LOCK STR SHELL 12,14 |
| TXR18AB00-1408AI | ADPTR TINEL LOCK STR SHELL 14 |
| SY100E404JC | IC GATE AND/NAND QUAD 28-PLCC |
相關(guān)代理商/技術(shù)參數(shù) |
參數(shù)描述 |
|---|---|
| 74LVC74APW-Q100J | 制造商:NXP Semiconductors 功能描述:Flip Flop D-Type Pos-Edge 2-Element 14-Pin TSSOP T/R 制造商:NXP Semiconductors 功能描述:74LVC74APW-Q100/TSSOP14/REEL13 - Tape and Reel 制造商:NXP Semiconductors 功能描述:IC FLIP-FLOP DUAL D POS 14TSSOP |
| 74LVC74APWR | 制造商:Texas Instruments 功能描述:DUAL POSITIVE-EDGE-TRIGGERED D-TYPE FLIP-FLOPS WITH CLEAR AND PRESET LOW VOLTAG |
| 74LVC74APW-T | 制造商:NXP Semiconductors 功能描述:Flip Flop D-Type Pos-Edge 2-Element 14-Pin TSSOP T/R |
| 74LVC821ABQ | 制造商:NXP Semiconductors 功能描述:IC 10BIT D F-F TRI-ST DHVQF |
| 74LVC821ABQ,115 | 功能描述:觸發(fā)器 10-BIT INTERFACE REG 3-ST RoHS:否 制造商:Texas Instruments 電路數(shù)量:2 邏輯系列:SN74 邏輯類型:D-Type Flip-Flop 極性:Inverting, Non-Inverting 輸入類型:CMOS 輸出類型: 傳播延遲時(shí)間:4.4 ns 高電平輸出電流:- 16 mA 低電平輸出電流:16 mA 電源電壓-最大:5.5 V 最大工作溫度:+ 85 C 安裝風(fēng)格:SMD/SMT 封裝 / 箱體:X2SON-8 封裝:Reel |
發(fā)布緊急采購(gòu)，3分鐘左右您將得到回復(fù)。