欧美成人免费电影,国产欧美一区二区三区精品酒店,精品国产a毛片,色网在线免费观看

參數(shù)資料
型號: ADSP-21364SBBCZENG
廠商: ANALOG DEVICES INC
元件分類: 數(shù)字信號處理
英文描述: SHARC Processor
中文描述: 16-BIT, 55.55 MHz, OTHER DSP, PBGA136
封裝: LEAD FREE, MO-205AE, MBGA-136
文件頁數(shù): 39/52頁
文件大小: 853K
代理商: ADSP-21364SBBCZENG
ADSP-21364
Preliminary Technical Data
Rev. PrB
|
Page 39 of 52
|
September 2004
External PLL Mode
In External PLL Mode internal Digital PLL is disabled and the
receiver runs on the PLL that is connected to the processor
externally. This external PLL generates the 512 x Fs clock
(MCLK) from the reference clock (LRCLK) and gives it to
SPDIF receiver.
Table 35. SPDIF Receiver External PLL Mode Timing
Parameter
Timing Requirements
t
MCP
FMCLK
t
BDM
t
LDM
t
DDP
t
DDS
t
DDH
Min
Max
Unit
MCLK Period
MCLK Frequency (1/t
MCP
)
SCLK Propagation Delay from MCLK to the Falling Edge
LRCLK Propagation Delay From MCLK
Data Propagation Delay From MCLK
Data Output Setup To SCLK
Data Output Hold From SCLK
10
ns
MHz
ns
ns
ns
ns
ns
100
30
30
30
1/2 SCLK Period
1/2 SCLK Period
Figure 32. SPDIF Receiver External PLL Mode Timing
t
LDM
t
BDM
t
DDS
MSB
t
DDH
MCLKINPUT
(NOTTOSCALE)
BCLKOUTPUT
LRCLK
OUTPUT
SDATAOUTPUT
I2S-JUSTIFIED
MODE
t
DDP
t
DDS
t
DDH
t
DDP
MSB
LSB
t
DDH
t
DDS
SDATAOUTPUT
RIGHT-JUSTIFIED
MODE
相關(guān)PDF資料
PDF描述
ADSP-21364SBSQ-ENG SHARC Processor
ADSP-21364SBSQZENG SHARC Processor
ADSP-21364SCSQ-ENG SHARC Processor
ADSP-21364SCSQZENG SHARC Processor
ADSP-21364SKBC-ENG SHARC Processor
相關(guān)代理商/技術(shù)參數(shù)
參數(shù)描述
ADSP-21364SBSQ-ENG 制造商:AD 制造商全稱:Analog Devices 功能描述:SHARC Processor
ADSP-21364SBSQZENG 制造商:AD 制造商全稱:Analog Devices 功能描述:SHARC Processor
ADSP-21364SCSQ-ENG 制造商:AD 制造商全稱:Analog Devices 功能描述:SHARC Processor
ADSP-21364SCSQZENG 制造商:AD 制造商全稱:Analog Devices 功能描述:SHARC Processor
ADSP-21364SKBC-ENG 制造商:Analog Devices 功能描述:
主站蜘蛛池模板: 连江县| 仲巴县| 安仁县| 牙克石市| 安化县| 长岛县| 印江| 平罗县| 晴隆县| 莱西市| 稷山县| 永顺县| 博野县| 雷州市| 克拉玛依市| 景德镇市| 宁化县| 田阳县| 黑河市| 夹江县| 玉田县| 临海市| 大英县| 巴彦县| 济阳县| 大竹县| 宁陕县| 朔州市| 张北县| 霍城县| 集安市| 汉沽区| 山西省| 襄垣县| 剑川县| 衡阳市| 余江县| 锡林浩特市| 河北省| 宁远县| 格尔木市|