- 您現(xiàn)在的位置：買賣IC網(wǎng) > PDF目錄371051 > MC68HC11KW1 (MOTOROLA INC) High-density complementary metal oxide semiconductor HCMOS) microcontroller unit PDF資料下載
參數(shù)資料
| 型號(hào)： | MC68HC11KW1 |
| 廠商： | MOTOROLA INC |
| 元件分類： | 微控制器/微處理器 |
| 英文描述： | High-density complementary metal oxide semiconductor HCMOS) microcontroller unit |
| 中文描述： | 8-BIT, EEPROM, 4 MHz, MICROCONTROLLER, PQFP100 |
| 封裝： | TQFP-100 |
| 文件頁數(shù)： | 104/238頁 |
| 文件大小： | 798K |
| 代理商： | MC68HC11KW1 |
第1頁第2頁第3頁第4頁第5頁第6頁第7頁第8頁第9頁第10頁第11頁第12頁第13頁第14頁第15頁第16頁第17頁第18頁第19頁第20頁第21頁第22頁第23頁第24頁第25頁第26頁第27頁第28頁第29頁第30頁第31頁第32頁第33頁第34頁第35頁第36頁第37頁第38頁第39頁第40頁第41頁第42頁第43頁第44頁第45頁第46頁第47頁第48頁第49頁第50頁第51頁第52頁第53頁第54頁第55頁第56頁第57頁第58頁第59頁第60頁第61頁第62頁第63頁第64頁第65頁第66頁第67頁第68頁第69頁第70頁第71頁第72頁第73頁第74頁第75頁第76頁第77頁第78頁第79頁第80頁第81頁第82頁第83頁第84頁第85頁第86頁第87頁第88頁第89頁第90頁第91頁第92頁第93頁第94頁第95頁第96頁第97頁第98頁第99頁第100頁第101頁第102頁第103頁當(dāng)前第104頁第105頁第106頁第107頁第108頁第109頁第110頁第111頁第112頁第113頁第114頁第115頁第116頁第117頁第118頁第119頁第120頁第121頁第122頁第123頁第124頁第125頁第126頁第127頁第128頁第129頁第130頁第131頁第132頁第133頁第134頁第135頁第136頁第137頁第138頁第139頁第140頁第141頁第142頁第143頁第144頁第145頁第146頁第147頁第148頁第149頁第150頁第151頁第152頁第153頁第154頁第155頁第156頁第157頁第158頁第159頁第160頁第161頁第162頁第163頁第164頁第165頁第166頁第167頁第168頁第169頁第170頁第171頁第172頁第173頁第174頁第175頁第176頁第177頁第178頁第179頁第180頁第181頁第182頁第183頁第184頁第185頁第186頁第187頁第188頁第189頁第190頁第191頁第192頁第193頁第194頁第195頁第196頁第197頁第198頁第199頁第200頁第201頁第202頁第203頁第204頁第205頁第206頁第207頁第208頁第209頁第210頁第211頁第212頁第213頁第214頁第215頁第216頁第217頁第218頁第219頁第220頁第221頁第222頁第223頁第224頁第225頁第226頁第227頁第228頁第229頁第230頁第231頁第232頁第233頁第234頁第235頁第236頁第237頁第238頁
MOTOROLA
5-14
MC68HC11KW1
RESETS AND INTERRUPTS
5
5.4.2
Nonmaskable interrupt request (XIRQ)
Nonmaskable interrupts are useful because they can always interrupt CPU operations. The most
common use for such an interrupt is for serious system problems, such as program runaway or
power failure. The XIRQ input is an updated version of the NMI (nonmaskable interrupt) input of
earlier MCUs.
Upon reset, both the X-bit and I-bit of the CCR are set to inhibit all maskable interrupts and XIRQ.
After minimum system initialization, software can clear the X-bit by a TAP instruction, enabling
XIRQ interrupts. Thereafter, software cannot set the X-bit. Thus, an XIRQ interrupt is a
nonmaskable interrupt. Because the operation of the I-bit-related interrupt structure has no effect
on the X-bit, the internal XIRQ pin remains unmasked. In the interrupt priority logic, the XIRQ
interrupt has a higher priority than any source that is maskable by the I-bit. All I-bit-related
interrupts operate normally with their own priority relationship.
When an I-bit-related interrupt occurs, the I-bit is automatically set by hardware after stacking the
CCR byte. The X-bit is not affected. When an X-bit-related interrupt occurs, both the X and I bits
are automatically set by hardware after stacking the CCR. A return from interrupt instruction
restores the X and I bits to their pre-interrupt request state.
5.4.3
Illegal opcode trap
Because not all possible opcodes or opcode sequences are defined, the MCU includes an illegal
opcode detection circuit, which generates an interrupt request. When an illegal opcode is detected
and the interrupt is recognized, the current value of the program counter is stacked. After interrupt
service is complete, the user should reinitialize the stack pointer to ensure that repeated execution
of illegal opcodes does not cause stack underflow. Left uninitialized, the illegal opcode vector can
point to a memory location that contains an illegal opcode. This condition causes an infinite loop
that causes stack underflow. The stack grows until the system crashes.
The illegal opcode trap mechanism works for all unimplemented opcodes on all four opcode map
pages. The address stacked as the return address for the illegal opcode interrupt is the address
of the first byte of the illegal opcode. Otherwise, it would be almost impossible to determine
whether the illegal opcode had been one or two bytes. The stacked return address can be used
as a pointer to the illegal opcode, so that the illegal opcode service routine can evaluate the
offending opcode.
5.4.4
Software interrupt
SWI is an instruction, and thus cannot be interrupted until complete. SWI is not inhibited by the
global mask bits in the CCR. Because execution of SWI sets the I mask bit, once an SWI interrupt
begins, other interrupts are inhibited until SWI is complete, or until user software clears the I bit in
the CCR.
TPG
102
相關(guān)PDF資料 |
PDF描述 |
|---|---|
| MC68HC11L6CFN | HCMOS MICROCONTROLLER UNIT |
| MC68HC11L6FS | HCMOS MICROCONTROLLER UNIT |
| MC68HC11L6FU | HCMOS MICROCONTROLLER UNIT |
| MC68HC11L6L | HCMOS MICROCONTROLLER UNIT |
| MC68HC11L6MFB | HCMOS MICROCONTROLLER UNIT |
相關(guān)代理商/技術(shù)參數(shù) |
參數(shù)描述 |
|---|---|
| MC68HC11L0 | 制造商:MOTOROLA 制造商全稱:Motorola, Inc 功能描述:CONFIG Register Programming for EEPROM-based M68HC11 Microcontrollers |
| MC68HC11L0CFN2 | 制造商:FREESCALE 制造商全稱:Freescale Semiconductor, Inc 功能描述:HCMOS MICROCONTROLLER UNIT |
| MC68HC11L0CFN3 | 制造商:FREESCALE 制造商全稱:Freescale Semiconductor, Inc 功能描述:HCMOS MICROCONTROLLER UNIT |
| MC68HC11L0CFU2 | 制造商:FREESCALE 制造商全稱:Freescale Semiconductor, Inc 功能描述:HCMOS MICROCONTROLLER UNIT |
| MC68HC11L0CFU3 | 制造商:FREESCALE 制造商全稱:Freescale Semiconductor, Inc 功能描述:HCMOS MICROCONTROLLER UNIT |
發(fā)布緊急采購，3分鐘左右您將得到回復(fù)。