- 您現(xiàn)在的位置：買賣IC網(wǎng) > PDF目錄98301 > TS86101G2BCGL (ATMEL CORP) SERIAL INPUT LOADING, 10-BIT DAC, PBGA255 PDF資料下載
參數(shù)資料
| 型號(hào)： | TS86101G2BCGL |
| 廠商： | ATMEL CORP |
| 元件分類： | DAC |
| 英文描述： | SERIAL INPUT LOADING, 10-BIT DAC, PBGA255 |
| 封裝： | CBGA-255 |
| 文件頁數(shù)： | 24/57頁 |
| 文件大小： | 1119K |
| 代理商： | TS86101G2BCGL |
第1頁第2頁第3頁第4頁第5頁第6頁第7頁第8頁第9頁第10頁第11頁第12頁第13頁第14頁第15頁第16頁第17頁第18頁第19頁第20頁第21頁第22頁第23頁當(dāng)前第24頁第25頁第26頁第27頁第28頁第29頁第30頁第31頁第32頁第33頁第34頁第35頁第36頁第37頁第38頁第39頁第40頁第41頁第42頁第43頁第44頁第45頁第46頁第47頁第48頁第49頁第50頁第51頁第52頁第53頁第54頁第55頁第56頁第57頁
30
5343C–BDC–03/06
TS86101G2B
Figure 8-2.
Detailed Timing Diagram
Note:
All timing parameters are defined under ”Definitions of Terms” on page 35.
Jitter = 300 ps p.p. max
1 CW Period
0
Phi 4
TPD
Tconv 1PipelineDelay
Data N + 1
Full-scale
Step
Data N + 2
Data N + 3
Data N -1
Data N - 2
Data N - 4
Data N - 5
Data N - 6
Data N - 7
Data N - 8
Data N - 3
Data In
Port A
Port B
Port C
Port D
Data Ready
(D_CK_T, D_CK_F)
1st Master Latches
Port A and Port B
Port C and Port D
1st Slave Latches
Port A and Port B
Port C and Port D
CW Master Clock
(CW_IN_T, CW_IN_F)
DSP Out
(DSP_CK_T, DSP_CK_F)
2nd Master Latches
Port A and Port B
Port C and Port D
2nd Slave Latches
Port A and Port B
Port C and Port D
4 - 1 MUX Output
3rd MS DAC Bank
Clock
DAC Bank
3rd Master Latches
DAC Bank
3rd Slave Latches
Analog Output
(OUT_T, OUT_F)
1 Vpp Single on 50
2 VPP Differential on 100
Propagation Delay TPD = Pipeline Delay + TOD = 1 Clock Cycle + TOD
TOD Includes Internal Propagation Delay: (Phi4, DAC Core Conversion Time and Package Propagation Delay)
Tdiv 4
+ Phi 3
Port Select A
Port Select B
Port Select C
Port Select D
Phi 4
Tmux
Phi 3
Clock Shift Range:
200 ps to 3.1 ns
(15 steps of 200 ps)
0000
Clock Shift
1111
TDSP
1 CW Period
Tdiv4 ~ 2 x Tdiv2
Delay ~
Tdiv2
F = 1.2 GHz
Tdiv2
Tdiv4 ~ 2 x Tdiv2
Delay ~
Tdiv2
Data Ready
D S P
Shift Select
DSP Clock Out
Clock
Shift
4 x 10
Data In
4
%2
Data Skew
0000
1111
Shift Range: 3.1 ns
0000
1111
Jitter = 300 ps p.p. max
Tsetup
Thold
TCW
CW/2 at TMV Output
CW/4 at TMV Output
CW/2 at TMV Output Delayed
CW Resynchro
(CW_IN_T, CW_IN_F)
CW/2
CW/4
相關(guān)PDF資料 |
PDF描述 |
|---|---|
| TS86101G2BVGL | SERIAL INPUT LOADING, 10-BIT DAC, PBGA255 |
| TS86101G2BMGS | SERIAL INPUT LOADING, 10-BIT DAC, PBGA255 |
| TS86101G2BMGS | PARALLEL, WORD INPUT LOADING, 10-BIT DAC, CBGA255 |
| TS86101G2BVGL | PARALLEL, WORD INPUT LOADING, 10-BIT DAC, CBGA255 |
| TS86101G2BCGL | PARALLEL, WORD INPUT LOADING, 10-BIT DAC, CBGA255 |
相關(guān)代理商/技術(shù)參數(shù) |
參數(shù)描述 |
|---|---|
| TS86101G2BMGS | 制造商:e2v technologies 功能描述:10-BIT DAC MUXDAC 10-BIT 1.2 GSPS - Trays |
| TS86101G2BVGL | 制造商:e2v technologies 功能描述:10-BIT DAC MUXDAC 10-BIT 1.2 GSPS - Trays |
| TS861AI | 制造商:STMICROELECTRONICS 制造商全稱:STMicroelectronics 功能描述:RAIL TO RAIL MICROPOWER BICMOS COMPARATORS |
| TS861AID | 功能描述:校驗(yàn)器 IC Single Rail-to-Rail RoHS:否 制造商:STMicroelectronics 產(chǎn)品: 比較器類型: 通道數(shù)量: 輸出類型:Push-Pull 電源電壓-最大:5.5 V 電源電壓-最小:1.1 V 補(bǔ)償電壓（最大值）:6 mV 電源電流（最大值）:1350 nA 響應(yīng)時(shí)間: 最大工作溫度:+ 125 C 安裝風(fēng)格:SMD/SMT 封裝 / 箱體:SC-70-5 封裝:Reel |
| TS861AIDT | 功能描述:校驗(yàn)器 IC Single Rail-to-Rail RoHS:否 制造商:STMicroelectronics 產(chǎn)品: 比較器類型: 通道數(shù)量: 輸出類型:Push-Pull 電源電壓-最大:5.5 V 電源電壓-最小:1.1 V 補(bǔ)償電壓（最大值）:6 mV 電源電流（最大值）:1350 nA 響應(yīng)時(shí)間: 最大工作溫度:+ 125 C 安裝風(fēng)格:SMD/SMT 封裝 / 箱體:SC-70-5 封裝:Reel |
發(fā)布緊急采購，3分鐘左右您將得到回復(fù)。