- 您現在的位置：買賣IC網 > PDF目錄374033 > ADSP-21266SKSTZ-2B (ANALOG DEVICES INC) SHARC Embedded Processor PDF資料下載
參數資料
| 型號： | ADSP-21266SKSTZ-2B |
| 廠商： | ANALOG DEVICES INC |
| 元件分類： | 數字信號處理 |
| 英文描述： | SHARC Embedded Processor |
| 中文描述： | 16-BIT, 66.67 MHz, OTHER DSP, PQFP144 |
| 封裝： | ROHS COMPLIANT, MS-026BFB, LQFP-144 |
| 文件頁數： | 18/44頁 |
| 文件大小： | 426K |
| 代理商： | ADSP-21266SKSTZ-2B |
第1頁第2頁第3頁第4頁第5頁第6頁第7頁第8頁第9頁第10頁第11頁第12頁第13頁第14頁第15頁第16頁第17頁當前第18頁第19頁第20頁第21頁第22頁第23頁第24頁第25頁第26頁第27頁第28頁第29頁第30頁第31頁第32頁第33頁第34頁第35頁第36頁第37頁第38頁第39頁第40頁第41頁第42頁第43頁第44頁
Rev. B
|
Page 18 of 44
|
May 2005
ADSP-21266
Power-Up Sequencing
The timing requirements for DSP startup are given in
Table 10
and
Figure 6
.
Table 10. Power-Up Sequencing (DSP Startup)
Parameter
Min
Max
Unit
Timing Requirements
t
RSTVDD
t
IVDDEVDD
t
CLKVDD
t
CLKRST
t
PLLRST
RESET Low Before V
DDINT
/V
DDEXT
On
V
DDINT
On Before V
DDEXT
CLKIN Valid After V
DDINT
/V
DDEXT
Valid
1
CLKIN Valid Before RESET Deasserted
0
ns
–50
200
ms
0
10
2
20
3
200
ms
μs
PLL Control Setup Before RESET Deasserted
μs
Switching Characteristic
t
CORERST
DSP Core Reset Deasserted After RESET Deasserted
4096t
CK
4,
5
1
Valid V
/V
assumes that the supplies are fully ramped to their 1.2 and 3.3 volt rails. Voltage ramp rates can vary from microseconds to hundreds of milliseconds
depending on the design of the power supply subsystem.
2
Assumes a stable CLKIN signal, after meeting worst-case startup timing of crystal oscillators. Refer to the crystal oscillator manufacturer’s data sheet for startup time.
Assume a 25 ms maximum oscillator startup time if using the XTAL pin and internal oscillator circuit in conjunction with an external crystal.
3
Based on CLKIN cycles.
4
Applies after the power-up sequence is complete. Subsequent resets require a minimum of four CLKIN cycles for RESET to be held low in order to properly initialize and
propagate default states at all I/O pins.
5
The 4096 cycle count depends on t
SRST
specification in
Table 12
. If setup time is not met, one additional CLKIN cycle may be added to the core reset time, resulting in
4097 cycles maximum.
Figure 6. Power-Up Sequencing
CLKIN
RESET
t
RSTVDD
RSTOUT
VDDEXT
VDDINT
t
PLLRST
t
CLKRST
t
CLKVDD
t
IVDDEVDD
CLK_CFG1–0
t
CORERST
MULTIPLEXEDWITHCLKOUT
*
*
相關PDF資料 |
PDF描述 |
|---|---|
| ADSP-21266SKSTZ-2C | SHARC Embedded Processor |
| ADSP-21266SKSTZ-2D | SHARC Embedded Processor |
| ADSP-21363 | SHARC Processor |
| ADSP-21363SBBC-ENG | SHARC Processor |
| ADSP-21363SBBCZENG | SHARC Processor |
相關代理商/技術參數 |
參數描述 |
|---|---|
| ADSP21266SKSTZ2C | 制造商:Analog Devices 功能描述: |
| ADSP-21266SKSTZ-2C | 制造商:Analog Devices 功能描述: 制造商:Analog Devices 功能描述:DSP FLOATING PT 32BIT 200MHZ 200MIPS 144LQFP - Trays |
| ADSP-21266SKSTZ-2D | 功能描述:IC DSP 32BIT 150MHZ 144-LQFP RoHS:是 類別:集成電路 (IC) >> 嵌入式 - DSP（數字式信號處理器） 系列:SHARC® 標準包裝:2 系列:StarCore 類型:SC140 內核 接口:DSI，以太網，RS-232 時鐘速率:400MHz 非易失內存:外部 芯片上RAM:1.436MB 電壓 - 輸入/輸出:3.30V 電壓 - 核心:1.20V 工作溫度:-40°C ~ 105°C 安裝類型:表面貼裝 封裝/外殼:431-BFBGA，FCBGA 供應商設備封裝:431-FCPBGA（20x20） 包裝:托盤 |
| ADSP-21267 | 制造商:AD 制造商全稱:Analog Devices 功能描述:Preliminary Technical Data |
| ADSP-21267SKBCZ-X | 制造商:AD 制造商全稱:Analog Devices 功能描述:Preliminary Technical Data |
發布緊急采購，3分鐘左右您將得到回復。