- 您現在的位置：買賣IC網 > PDF目錄374037 > ADSP-BF561SKBCZ500 (ANALOG DEVICES INC) Blackfin Embedded Symmetric Multi-Processor PDF資料下載
參數資料
| 型號： | ADSP-BF561SKBCZ500 |
| 廠商： | ANALOG DEVICES INC |
| 元件分類： | 數字信號處理 |
| 英文描述： | Blackfin Embedded Symmetric Multi-Processor |
| 中文描述： | 32-BIT, 500 MHz, OTHER DSP, PBGA256 |
| 封裝： | 12 X 12 MM, ROHS COMPLIANT, MO-225, BGA-256 |
| 文件頁數： | 29/52頁 |
| 文件大小： | 508K |
| 代理商： | ADSP-BF561SKBCZ500 |
第1頁第2頁第3頁第4頁第5頁第6頁第7頁第8頁第9頁第10頁第11頁第12頁第13頁第14頁第15頁第16頁第17頁第18頁第19頁第20頁第21頁第22頁第23頁第24頁第25頁第26頁第27頁第28頁當前第29頁第30頁第31頁第32頁第33頁第34頁第35頁第36頁第37頁第38頁第39頁第40頁第41頁第42頁第43頁第44頁第45頁第46頁第47頁第48頁第49頁第50頁第51頁第52頁
ADSP-BF561
Preliminary Technical Data
Rev. PrC
|
Page 29 of 52
|
April 2004
Serial Ports
Table 19
through
Table 24 on Page 30
and
Figure 13 on Page 31
through
Figure 15 on Page 33
describe Serial Port operations.
Table 19. Serial Ports—External Clock
Parameter
Min
Max
Unit
Timing Requirements
t
SFSE
TFS/RFS Setup Before TSCLK/RSCLK
1
3.0
ns
t
HFSE
TFS/RFS Hold After TSCLK/RSCLK
1
3.0
ns
t
SDRE
Receive Data Setup Before RSCLK
1
3.0
ns
t
HDRE
Receive Data Hold After RSCLK
1
3.0
ns
t
SCLKW
TSCLK/RSCLK Width
4.5
ns
t
SCLK
TSCLK/RSCLK Period
15.0
ns
1
Referenced to sample edge.
Table 20. Serial Ports—Internal Clock
Parameter
Min
Max
Unit
Timing Requirements
t
SFSI
TFS/RFS Setup Before TSCLK/RSCLK
1
TBD
ns
t
HFSI
TFS/RFS Hold After TSCLK/RSCLK
1
TBD
ns
t
SDRI
Receive Data Setup Before RSCLK
1
6.0
ns
t
HDRI
Receive Data Hold After RSCLK
1
0.0
ns
t
SCLKW
TSCLK/RSCLK Width
4.5
ns
t
SCLK
TSCLK/RSCLK Period
15.0
ns
1
Referenced to sample edge.
Table 21. Serial Ports—External Clock
Parameter
Min
Max
Unit
Switching Characteristics
t
DFSE
TFS/RFS Delay After TSCLK/RSCLK (Internally Generated TFS/RFS)
1
10.0
ns
t
HOFSE
TFS/RFS Hold After TSCLK/RSCLK (Internally Generated TFS/RFS)
1
0.0
ns
t
DDTE
Transmit Data Delay After TSCLK
1
10.0
ns
t
HDTE
Transmit Data Hold After TSCLK
1
0.0
ns
1
Referenced to drive edge.
相關PDF資料 |
PDF描述 |
|---|---|
| ADSP-BF561 | Synchronous 4-Bit Up/Down Binary Counters With Dual Clock and Clear 16-PDIP 0 to 70 |
| ADSP-BF561SBB500 | Blackfin Embedded Symmetric Multi-Processor |
| ADSP21020 | 32/40-Bit IEEE Floating-Point DSP Microprocessor |
| ADSP-21020BG-100 | 32/40-Bit IEEE Floating-Point DSP Microprocessor |
| ADSP2184 | 16 A SPDT MINIATURE POWER RELAY |
相關代理商/技術參數 |
參數描述 |
|---|---|
| ADSP-BF561SKBCZ-5A | 功能描述:IC DSP CTLR 32BIT BKFN 256CSPBGA RoHS:是 類別:集成電路 (IC) >> 嵌入式 - DSP（數字式信號處理器） 系列:Blackfin® 標準包裝:40 系列:TMS320DM64x, DaVinci™ 類型:定點 接口:I²C，McASP，McBSP 時鐘速率:400MHz 非易失內存:外部 芯片上RAM:160kB 電壓 - 輸入/輸出:3.30V 電壓 - 核心:1.20V 工作溫度:0°C ~ 90°C 安裝類型:表面貼裝 封裝/外殼:548-BBGA，FCBGA 供應商設備封裝:548-FCBGA（27x27） 包裝:托盤 配用:TMDSDMK642-0E-ND - DEVELPER KIT W/NTSC CAMERA296-23038-ND - DSP STARTER KIT FOR TMS320C6416296-23059-ND - FLASHBURN PORTING KIT296-23058-ND - EVAL MODULE FOR DM642TMDSDMK642-ND - DEVELOPER KIT W/NTSC CAMERA |
| ADSP-BF561SKBCZ-5V | 功能描述:IC DSP 32BIT 500MHZ 256CSPBGA RoHS:是 類別:集成電路 (IC) >> 嵌入式 - DSP（數字式信號處理器） 系列:Blackfin® 標準包裝:2 系列:StarCore 類型:SC140 內核 接口:DSI，以太網，RS-232 時鐘速率:400MHz 非易失內存:外部 芯片上RAM:1.436MB 電壓 - 輸入/輸出:3.30V 電壓 - 核心:1.20V 工作溫度:-40°C ~ 105°C 安裝類型:表面貼裝 封裝/外殼:431-BFBGA，FCBGA 供應商設備封裝:431-FCPBGA（20x20） 包裝:托盤 |
| ADSP-BF561SKBCZ600 | 制造商:Analog Devices 功能描述:DSP FIX PT 16BIT 600MHZ 600MIPS 256CSPBGA - Trays 制造商:Analog Devices 功能描述:IC MULTI-PROCESSOR |
| ADSP-BF561SKBCZ-6A | 功能描述:IC DSP CTRLR 32B 600MHZ 256CPBGA RoHS:是 類別:集成電路 (IC) >> 嵌入式 - DSP（數字式信號處理器） 系列:Blackfin® 標準包裝:40 系列:TMS320DM64x, DaVinci™ 類型:定點 接口:I²C，McASP，McBSP 時鐘速率:400MHz 非易失內存:外部 芯片上RAM:160kB 電壓 - 輸入/輸出:3.30V 電壓 - 核心:1.20V 工作溫度:0°C ~ 90°C 安裝類型:表面貼裝 封裝/外殼:548-BBGA，FCBGA 供應商設備封裝:548-FCBGA（27x27） 包裝:托盤 配用:TMDSDMK642-0E-ND - DEVELPER KIT W/NTSC CAMERA296-23038-ND - DSP STARTER KIT FOR TMS320C6416296-23059-ND - FLASHBURN PORTING KIT296-23058-ND - EVAL MODULE FOR DM642TMDSDMK642-ND - DEVELOPER KIT W/NTSC CAMERA |
| ADSP-BF561SKBCZ-6A | 制造商:Analog Devices 功能描述:Digital Signal Processor IC |
發布緊急采購，3分鐘左右您將得到回復。