- 您現(xiàn)在的位置：買賣IC網(wǎng) > PDF目錄374037 > ADSP-BF561SKBCZ600 (ANALOG DEVICES INC) Blackfin Embedded Symmetric Multi-Processor PDF資料下載
參數(shù)資料
| 型號： | ADSP-BF561SKBCZ600 |
| 廠商： | ANALOG DEVICES INC |
| 元件分類： | 數(shù)字信號處理 |
| 英文描述： | Blackfin Embedded Symmetric Multi-Processor |
| 中文描述： | 32-BIT, 133 MHz, OTHER DSP, PBGA256 |
| 封裝： | 12 X 12 MM, LEAD FREE, MO-225, MBGA-256 |
| 文件頁數(shù)： | 30/52頁 |
| 文件大小： | 508K |
| 代理商： | ADSP-BF561SKBCZ600 |
第1頁第2頁第3頁第4頁第5頁第6頁第7頁第8頁第9頁第10頁第11頁第12頁第13頁第14頁第15頁第16頁第17頁第18頁第19頁第20頁第21頁第22頁第23頁第24頁第25頁第26頁第27頁第28頁第29頁當(dāng)前第30頁第31頁第32頁第33頁第34頁第35頁第36頁第37頁第38頁第39頁第40頁第41頁第42頁第43頁第44頁第45頁第46頁第47頁第48頁第49頁第50頁第51頁第52頁
Rev. PrC
|
Page 30 of 52
|
April 2004
ADSP-BF561
Preliminary Technical Data
Table 22. Serial Ports—Internal Clock
Parameter
Min
Max
Unit
Switching Characteristics
t
DFS
I
TFS/RFS Delay After TSCLK/RSCLK (Internally Generated TFS/RFS)
1
TBD
ns
t
HOFS
I
TFS/RFS Hold After TSCLK/RSCLK (Internally Generated TFS/RFS)
1
TBD
ns
t
DDT
I
Transmit Data Delay After TSCLK
1
TBD
ns
t
HDT
I
Transmit Data Hold After TSCLK
1
TBD
ns
t
SCLKIW
TSCLK/RSCLK Width
4.5
ns
1
Referenced to drive edge.
Table 23. Serial Ports—Enable and Three-State
Parameter
Min
Max
Unit
Switching Characteristics
t
DTENE
Data Enable Delay from External TSCLK
1
TBD
ns
t
DDTTE
Data Disable Delay from External TSCLK
1
TBD
ns
t
DTENI
Data Enable Delay from Internal TSCLK
TBD
ns
t
DDTTI
Data Disable Delay from Internal TSCLK
1
TBD
ns
1
Referenced to drive edge.
Table 24. External Late Frame Sync
Parameter
Min
Max
Unit
Switching Characteristics
t
DDTLFSE
Data Delay from Late External TFS or External RFS with MCE = 1, MFD
= 0
1,2
TBD
ns
t
DTENLFSE
Data Enable from late FS or MCE = 1, MFD = 0
1,2
TBD
ns
1
MCE = 1, TFS enable and TFS valid follow t
DDTENFS
and t
DDTLFSE
.
2
If external RFS/TFS setup to RSCLK/TSCLK > t
SCLK
/2 then t
DDTLSCK
and t
DTENLSCK
apply, otherwise t
DDTLFSE
and t
DTENLFS
apply.
相關(guān)PDF資料 |
PDF描述 |
|---|---|
| ADSP-BF561SKBCZ500 | Blackfin Embedded Symmetric Multi-Processor |
| ADSP-BF561 | Synchronous 4-Bit Up/Down Binary Counters With Dual Clock and Clear 16-PDIP 0 to 70 |
| ADSP-BF561SBB500 | Blackfin Embedded Symmetric Multi-Processor |
| ADSP21020 | 32/40-Bit IEEE Floating-Point DSP Microprocessor |
| ADSP-21020BG-100 | 32/40-Bit IEEE Floating-Point DSP Microprocessor |
相關(guān)代理商/技術(shù)參數(shù) |
參數(shù)描述 |
|---|---|
| ADSP-BF561SKBCZ-6A | 功能描述:IC DSP CTRLR 32B 600MHZ 256CPBGA RoHS:是 類別:集成電路 (IC) >> 嵌入式 - DSP（數(shù)字式信號處理器） 系列:Blackfin® 標(biāo)準(zhǔn)包裝:40 系列:TMS320DM64x, DaVinci™ 類型:定點(diǎn) 接口:I²C，McASP，McBSP 時(shí)鐘速率:400MHz 非易失內(nèi)存:外部 芯片上RAM:160kB 電壓 - 輸入/輸出:3.30V 電壓 - 核心:1.20V 工作溫度:0°C ~ 90°C 安裝類型:表面貼裝 封裝/外殼:548-BBGA，F(xiàn)CBGA 供應(yīng)商設(shè)備封裝:548-FCBGA（27x27） 包裝:托盤 配用:TMDSDMK642-0E-ND - DEVELPER KIT W/NTSC CAMERA296-23038-ND - DSP STARTER KIT FOR TMS320C6416296-23059-ND - FLASHBURN PORTING KIT296-23058-ND - EVAL MODULE FOR DM642TMDSDMK642-ND - DEVELOPER KIT W/NTSC CAMERA |
| ADSP-BF561SKBCZ-6A | 制造商:Analog Devices 功能描述:Digital Signal Processor IC |
| ADSP-BF561SKBCZ-6V | 功能描述:IC DSP 32BIT 600MHZ 256CSPBGA RoHS:是 類別:集成電路 (IC) >> 嵌入式 - DSP（數(shù)字式信號處理器） 系列:Blackfin® 標(biāo)準(zhǔn)包裝:2 系列:StarCore 類型:SC140 內(nèi)核 接口:DSI，以太網(wǎng)，RS-232 時(shí)鐘速率:400MHz 非易失內(nèi)存:外部 芯片上RAM:1.436MB 電壓 - 輸入/輸出:3.30V 電壓 - 核心:1.20V 工作溫度:-40°C ~ 105°C 安裝類型:表面貼裝 封裝/外殼:431-BFBGA，F(xiàn)CBGA 供應(yīng)商設(shè)備封裝:431-FCPBGA（20x20） 包裝:托盤 |
| ADSP-BF561SKBCZC70 | 制造商:Analog Devices 功能描述: |
| ADSPBF561SKBCZ-C70 | 制造商:Rochester Electronics LLC 功能描述:- Bulk |
發(fā)布緊急采購，3分鐘左右您將得到回復(fù)。