- 您現在的位置：買賣IC網 > PDF目錄22010 > EPF10K20TI144-4N (Altera)IC FLEX 10K FPGA 20K 144-TQFP PDF資料下載
參數資料
| 型號： | EPF10K20TI144-4N |
| 廠商： | Altera |
| 文件頁數： | 54/128頁 |
| 文件大?。?/td> | 0K |
| 描述： | IC FLEX 10K FPGA 20K 144-TQFP |
| 產品培訓模塊： | Three Reasons to Use FPGA's in Industrial Designs |
| 標準包裝： | 60 |
| 系列： | FLEX-10K® |
| LAB/CLB數： | 144 |
| 邏輯元件/單元數： | 1152 |
| RAM 位總計： | 12288 |
| 輸入/輸出數： | 102 |
| 門數： | 63000 |
| 電源電壓： | 4.5 V ~ 5.5 V |
| 安裝類型： | 表面貼裝 |
| 工作溫度： | -40°C ~ 100°C |
| 封裝/外殼： | 144-LQFP |
| 供應商設備封裝： | 144-TQFP（20x20） |
| 其它名稱： | 544-2221 |
第1頁第2頁第3頁第4頁第5頁第6頁第7頁第8頁第9頁第10頁第11頁第12頁第13頁第14頁第15頁第16頁第17頁第18頁第19頁第20頁第21頁第22頁第23頁第24頁第25頁第26頁第27頁第28頁第29頁第30頁第31頁第32頁第33頁第34頁第35頁第36頁第37頁第38頁第39頁第40頁第41頁第42頁第43頁第44頁第45頁第46頁第47頁第48頁第49頁第50頁第51頁第52頁第53頁當前第54頁第55頁第56頁第57頁第58頁第59頁第60頁第61頁第62頁第63頁第64頁第65頁第66頁第67頁第68頁第69頁第70頁第71頁第72頁第73頁第74頁第75頁第76頁第77頁第78頁第79頁第80頁第81頁第82頁第83頁第84頁第85頁第86頁第87頁第88頁第89頁第90頁第91頁第92頁第93頁第94頁第95頁第96頁第97頁第98頁第99頁第100頁第101頁第102頁第103頁第104頁第105頁第106頁第107頁第108頁第109頁第110頁第111頁第112頁第113頁第114頁第115頁第116頁第117頁第118頁第119頁第120頁第121頁第122頁第123頁第124頁第125頁第126頁第127頁第128頁
Altera Corporation
31
FLEX 10K Embedded Programmable Logic Device Family Data Sheet
Each IOE selects the clock, clear, clock enable, and output enable controls
from a network of I/O control signals called the peripheral control bus.
The peripheral control bus uses high-speed drivers to minimize signal
skew across devices; it provides up to 12 peripheral control signals that
can be allocated as follows:
■
Up to eight output enable signals
■
Up to six clock enable signals
■
Up to two clock signals
■
Up to two clear signals
If more than six clock enable or eight output enable signals are required,
each IOE on the device can be controlled by clock enable and output
enable signals driven by specific LEs. In addition to the two clock signals
available on the peripheral control bus, each IOE can use one of two
dedicated clock pins. Each peripheral control signal can be driven by any
of the dedicated input pins or the first LE of each LAB in a particular row.
In addition, an LE in a different row can drive a column interconnect,
which causes a row interconnect to drive the peripheral control signal.
The chip-wide reset signal will reset all IOE registers, overriding any other
control signals.
rows that can drive global signals. These tables also show how the output
enable, clock enable, clock, and clear signals share 12 peripheral control
signals.
相關PDF資料 |
PDF描述 |
|---|---|
| RSC44DRYH-S13 | CONN EDGECARD 88POS .100 EXTEND |
| RMC44DRYH-S13 | CONN EDGECARD 88POS .100 EXTEND |
| EPF10K20TI144-4 | IC FLEX 10K FPGA 20K 144-TQFP |
| RSC60DREN | CONN EDGECARD 120POS .100 EYELET |
| A54SX32A-TQG144 | IC FPGA 249I/O 144TQFP |
相關代理商/技術參數 |
參數描述 |
|---|---|
| EPF10K250A | 制造商:ALTERA 制造商全稱:Altera Corporation 功能描述:Embedded Programmable Logic Device Family |
| EPF10K250ABC600-2 | 制造商:Rochester Electronics LLC 功能描述:- Bulk |
| EPF10K250AGC599-1 | 制造商:Rochester Electronics LLC 功能描述:- Bulk 制造商:Altera Corporation 功能描述: |
| EPF10K250AGC599-2 | 制造商:Rochester Electronics LLC 功能描述:- Bulk |
| EPF10K250AGC599-3 | 制造商:Rochester Electronics LLC 功能描述:- Bulk |
發布緊急采購，3分鐘左右您將得到回復。