- 您現在的位置：買賣IC網 > PDF目錄98229 > THS8200PFPG4 (TEXAS INSTRUMENTS INC) SPECIALTY CONSUMER CIRCUIT, PQFP80 PDF資料下載
參數資料
| 型號： | THS8200PFPG4 |
| 廠商： | TEXAS INSTRUMENTS INC |
| 元件分類： | 消費家電 |
| 英文描述： | SPECIALTY CONSUMER CIRCUIT, PQFP80 |
| 封裝： | GREEN, PLASTIC, HTQFP-80 |
| 文件頁數： | 62/101頁 |
| 文件大小： | 806K |
| 代理商： | THS8200PFPG4 |
第1頁第2頁第3頁第4頁第5頁第6頁第7頁第8頁第9頁第10頁第11頁第12頁第13頁第14頁第15頁第16頁第17頁第18頁第19頁第20頁第21頁第22頁第23頁第24頁第25頁第26頁第27頁第28頁第29頁第30頁第31頁第32頁第33頁第34頁第35頁第36頁第37頁第38頁第39頁第40頁第41頁第42頁第43頁第44頁第45頁第46頁第47頁第48頁第49頁第50頁第51頁第52頁第53頁第54頁第55頁第56頁第57頁第58頁第59頁第60頁第61頁當前第62頁第63頁第64頁第65頁第66頁第67頁第68頁第69頁第70頁第71頁第72頁第73頁第74頁第75頁第76頁第77頁第78頁第79頁第80頁第81頁第82頁第83頁第84頁第85頁第86頁第87頁第88頁第89頁第90頁第91頁第92頁第93頁第94頁第95頁第96頁第97頁第98頁第99頁第100頁第101頁
5–6
BIT0
BIT1
BIT2
BIT3
BIT4
BIT5
BIT6
BIT7
SUB-
ADDRESS
R/W
REGISTER
NAME
dtg2_line_
cnt_msb
R
0x7f
dtg2_ip_fmt
Reserved
dtg2_line_cnt(10:8)
dtg2_line_
cnt_lsb
R
0x80
dtg2_line_cnt(7:0)
0x81
Reserved
dtg2_cntl
R/W
0x82
dtg2_fid_
de_cntl
dtg2_rgb_
mode_on
dtg2_em-
bedded_
timing
dtg2_
vsout_pol
dtg2_h
sout_pol
dtg2_fid_
pol
dtg2_vs_
pol
dtg2_hs_
pol
CGMS CONTROL
cgms_cntl_
header
R/W
0x83
Reserved
cgms_en
cgms_header(5:0)
cgms_pay-
load_msb
R/W
0x84
Reserved
cgms_payload(13:8)
cgms_pay-
load_lsb
R/W
0x85
cgms_payload(7:0)
misc_ppl_
lsb
R
0x86
misc_ppl(7:0)
misc_ppl_
lsb
R
0x87
misc_ppl(15:8)
misc_lpf_
lsb
R
0x88
misc_lpf(7:0)
misc_lpf_
msb
R
0x89
misc_lpf(15:8)
5.1
Register Descriptions
Legend: Between { } are shown the name(s), subaddress(es) and bit position(s) where each register can be found in
the register map.
The default register value is shown between [ ] in binary format, and hexadecimal (h) and/or decimal (d) notation
where listed.
5.1.1
System Control (Sub-Addresses 0x02–0x03)
ver(7:0):
Device version
{version 0x02(7..0)}
[0000 0000]
The user can read this register to find out which version of THS8200 is in the system.
vesa_clk:
Clock mode selection
{chip_ctl 0x03(7)}
[0]
0 : Normal operation
1 : All clocks become identical, except for the half-rate clock, and the DLL is bypassed. This is used in VESA mode to
support a direct 205-MHz input clock. No internal 2
× interpolation is available. This mode should be used for all
formats that require a >80 MSPS pixel clock because the internal DLL for 2
× clock generation is specified only up to
80 MSPS.
The half-rate clock is still internally generated if needed to allow, e.g., 148-MHz 20-bit input (1080P).
相關PDF資料 |
PDF描述 |
|---|---|
| THS8210PFP | SPECIALTY CONSUMER CIRCUIT, PQFP80 |
| TK10840MCBX | FM, AUDIO DEMODULATOR, PDSO20 |
| TK10840MCMG | FM, AUDIO DEMODULATOR, PDSO20 |
| TK10840MCTL | FM, AUDIO DEMODULATOR, PDSO20 |
| TK10840MCTR | FM, AUDIO DEMODULATOR, PDSO20 |
相關代理商/技術參數 |
參數描述 |
|---|---|
| THS8-38R-D | 制造商:Thomas & Betts 功能描述:HEAT SHRINK RING 8AWG 3/8 STUD 制造商:Thomas & Betts 功能描述:CATAMOUNT CABLE TIES |
| THS8-516R-D | 制造商:Thomas & Betts 功能描述:CATAMOUNT CABLE TIES |
| THS8-BS-W | 制造商:Thomas & Betts 功能描述:HEAT SHRINK BUTT SPLICE 8AWG |
| THS9 | 制造商:Apex Tool Group 功能描述:HS-9 9/32 HEX NUTDRIVER |
| THS9000 | 制造商:TI 制造商全稱:Texas Instruments 功能描述:50 MHz to 400 MHz CASCADEABLE AMPLIFIER |
發布緊急采購，3分鐘左右您將得到回復。