- 您現(xiàn)在的位置：買賣IC網(wǎng) > PDF目錄365968 > TSB43LV81 IC CYCLONE III FPGA 10K 144 EQFP PDF資料下載
參數(shù)資料
| 型號(hào)： | TSB43LV81 |
| 英文描述： | IC CYCLONE III FPGA 10K 144 EQFP |
| 中文描述： | 總線控制器 |
| 文件頁(yè)數(shù)： | 5/159頁(yè) |
| 文件大小： | 1085K |
| 代理商： | TSB43LV81 |
第1頁(yè)第2頁(yè)第3頁(yè)第4頁(yè)當(dāng)前第5頁(yè)第6頁(yè)第7頁(yè)第8頁(yè)第9頁(yè)第10頁(yè)第11頁(yè)第12頁(yè)第13頁(yè)第14頁(yè)第15頁(yè)第16頁(yè)第17頁(yè)第18頁(yè)第19頁(yè)第20頁(yè)第21頁(yè)第22頁(yè)第23頁(yè)第24頁(yè)第25頁(yè)第26頁(yè)第27頁(yè)第28頁(yè)第29頁(yè)第30頁(yè)第31頁(yè)第32頁(yè)第33頁(yè)第34頁(yè)第35頁(yè)第36頁(yè)第37頁(yè)第38頁(yè)第39頁(yè)第40頁(yè)第41頁(yè)第42頁(yè)第43頁(yè)第44頁(yè)第45頁(yè)第46頁(yè)第47頁(yè)第48頁(yè)第49頁(yè)第50頁(yè)第51頁(yè)第52頁(yè)第53頁(yè)第54頁(yè)第55頁(yè)第56頁(yè)第57頁(yè)第58頁(yè)第59頁(yè)第60頁(yè)第61頁(yè)第62頁(yè)第63頁(yè)第64頁(yè)第65頁(yè)第66頁(yè)第67頁(yè)第68頁(yè)第69頁(yè)第70頁(yè)第71頁(yè)第72頁(yè)第73頁(yè)第74頁(yè)第75頁(yè)第76頁(yè)第77頁(yè)第78頁(yè)第79頁(yè)第80頁(yè)第81頁(yè)第82頁(yè)第83頁(yè)第84頁(yè)第85頁(yè)第86頁(yè)第87頁(yè)第88頁(yè)第89頁(yè)第90頁(yè)第91頁(yè)第92頁(yè)第93頁(yè)第94頁(yè)第95頁(yè)第96頁(yè)第97頁(yè)第98頁(yè)第99頁(yè)第100頁(yè)第101頁(yè)第102頁(yè)第103頁(yè)第104頁(yè)第105頁(yè)第106頁(yè)第107頁(yè)第108頁(yè)第109頁(yè)第110頁(yè)第111頁(yè)第112頁(yè)第113頁(yè)第114頁(yè)第115頁(yè)第116頁(yè)第117頁(yè)第118頁(yè)第119頁(yè)第120頁(yè)第121頁(yè)第122頁(yè)第123頁(yè)第124頁(yè)第125頁(yè)第126頁(yè)第127頁(yè)第128頁(yè)第129頁(yè)第130頁(yè)第131頁(yè)第132頁(yè)第133頁(yè)第134頁(yè)第135頁(yè)第136頁(yè)第137頁(yè)第138頁(yè)第139頁(yè)第140頁(yè)第141頁(yè)第142頁(yè)第143頁(yè)第144頁(yè)第145頁(yè)第146頁(yè)第147頁(yè)第148頁(yè)第149頁(yè)第150頁(yè)第151頁(yè)第152頁(yè)第153頁(yè)第154頁(yè)第155頁(yè)第156頁(yè)第157頁(yè)第158頁(yè)第159頁(yè)
TSB43LV81
IEEE-1394 LINK-LAYER CONTROLLER/400M-PHY ONE-CHIP
Page 5
1.3.5.
DMA/BULKY DATA INTERFACE
NAME
BDICLK
BDIBSY/BDREQ(SCSI)
BDIF[2:0]
BDIEN/BDWR(SCSI)
BDIO[15:0]
BDOF[2:0]
BDOEN/BDRD
BDOAVAIL/BDRW(SCSI)
NCLKOEN
CLKSEL
PIN
35
49
I/O
I
O
I
I
I/O
O
I
O
I
I
DESCRIPTION
DMA clock (note-1)
DMA input busy / DMA request
DMA input flag (indicate the order of input data on stream)
DMA input enable
DMA data (8bit: BDIO[7:0] )
DMA output flag (indicate the order of output data on stream)
DMA output enable
DMA output avail / (DMA R/W indicator at SCSI mode)
BD clock output enable (hi:enable)
BD clock select, Set Low use BDICLK
Hi : use internal clock (no need to connect BDICLK)
DMA acknowledge
ATAPI acknowledge
24.576MHz clock output
40,41,42
50
-
44,45,46
52
51
36
34
BDACK
ATACK
NCLKOUT
note-1) Any frequency is OK. Max freq = 40MHz. It’s not required matching same freq to transfer speed.
65
38
37
O
O
1.3.6.
BDIF
8-bit Bulky
BDIF[2:0]
011
111
101
001
Comment
8-bit data except last block on packet
8-bit data of last on packet
Reset
No data
16-bit Bulky
BDIF[2:0]
011
000
010
111
100
110
101
001
Comment
8-bit data except last block on packet (Upper)
8-bit data except last block on packet (Lower)
16-bit data except last block on packet
8-bit data of last on packet (Upper)
8-bit data of last on packet (Lower)
16-bit data of last block on packet
Reset
No data
1.3.7.
BDOF
BDIF[2:0]
010
110
011
111
100
Comment
8-bit data except last block on packet
8-bit data of last on packet
16-bit data except last block on packet
16-bit data of last on packet
No data
相關(guān)PDF資料 |
PDF描述 |
|---|---|
| TSB43AA22PDT | IC ARRIA GX FPGA 50K 484FBGA |
| TSB43AA82A | IC ARRIA GX FPGA 50K 780FBGA |
| TSB43AB21A | IC ARRIA GX FPGA 60K 484FBGA |
| TSB43AB21A-EP | IC ARRIA GX FPGA 60K 1152FBGA |
| TSB43AA82I | 1394 INTEGRATED PHY AND LINK LAYER CONTROLLER |
相關(guān)代理商/技術(shù)參數(shù) |
參數(shù)描述 |
|---|---|
| TSB4559D10-2 | 制造商:Thomas & Betts 功能描述:TRANS CONN 4 POS 500-10 COMPACT DES |
| TSB4559J10C | 制造商:Thomas & Betts 功能描述:4 POS TRANS STUD CONN 500 W/COV |
| TSB5 | 制造商:未知廠家 制造商全稱:未知廠家 功能描述:EURO TERMINAL BLOCKS |
| TSB5000131DS | 制造商:TE Connectivity 功能描述: |
| TSB5000231 | 制造商:TE Connectivity 功能描述: |
發(fā)布緊急采購(gòu)，3分鐘左右您將得到回復(fù)。