- 您現在的位置：買賣IC網 > PDF目錄30701 > 48SD6404RPFK (MAXWELL TECHNOLOGIES) 256 Mb SDRAM 16-Meg X 4-Bit X 4-Banks PDF資料下載
參數資料
| 型號： | 48SD6404RPFK |
| 廠商： | MAXWELL TECHNOLOGIES |
| 元件分類： | DRAM |
| 英文描述： | 256 Mb SDRAM 16-Meg X 4-Bit X 4-Banks |
| 中文描述： | 64M X 4 SYNCHRONOUS DRAM, 6 ns, DFP72 |
| 封裝： | DFP-72 |
| 文件頁數： | 26/42頁 |
| 文件大小： | 596K |
| 代理商： | 48SD6404RPFK |
第1頁第2頁第3頁第4頁第5頁第6頁第7頁第8頁第9頁第10頁第11頁第12頁第13頁第14頁第15頁第16頁第17頁第18頁第19頁第20頁第21頁第22頁第23頁第24頁第25頁當前第26頁第27頁第28頁第29頁第30頁第31頁第32頁第33頁第34頁第35頁第36頁第37頁第38頁第39頁第40頁第41頁第42頁
48SD6404
M
em
o
ry
32
All data sheets are subject to change without notice
2005 Maxwell Technologies
All rights reserved.
256Mb (16-Meg X 4-Bit X 4-Banks) SDRAM
01.11.05 Rev 2
When the precharge command is executed for the same bank as the read command that preceded it, the
minimum interval between the two commands is one clock. However, since the output buffer than becomes
High-Z after the clock defined by I
HZP , there is a case of interruption to burst read data. Output will be
interrupted if the precharge command is input during burst read. To read all data by burst read, the clocks
defined by I
EP must be assured as an interval from the final data output to precharge command execution.
READ to PRECHARGE command Interval (same bank: To output all data)
CAS Latency = 2, Burst Length = 4
CAS Latency = 3, Burst Length = 4
相關PDF資料 |
PDF描述 |
|---|---|
| 48SD6404 | CAP 2.2UF 50V CERAMIC MONO 20% |
| 48TQFP | 48 PIN TQFP/TQN PACKAGE OUTLINE |
| 4900 | Dual Winding Surface Mount Inductors |
| 49502-0200 | 1.25 W/B Conn. Housing(New) |
| 49502-0500 | 1.25 W/B Conn. Housing(New) |
相關代理商/技術參數 |
參數描述 |
|---|---|
| 48SFK0001 | 制造商:MADISON CABLE / TYC 功能描述: |
| 48SFKLF001 | 制造商:MADISON CABLE / TYC 功能描述: |
| 48SING-N5-25WH | 制造商:Edwards Signaling & Security Systems 功能描述:STDY_GRN_120AC |
| 48SINR-N5-25WH | 制造商:GE Security / Edwards Signaling & Security Systems 功能描述:SIGNAL, STEADY-ON INCANDESCENT, RED |
| 48SL-5M-80-EN-LF | 制造商:Birtcher Products 功能描述: |
發布緊急采購，3分鐘左右您將得到回復。