欧美成人免费电影,国产欧美一区二区三区精品酒店,精品国产a毛片,色网在线免费观看

參數資料
型號: A3PN125-ZVQG100I
元件分類: FPGA
英文描述: FPGA, 3072 CLBS, 125000 GATES, PQFP100
封裝: 14 X 14 MM, 1.20 MM HEIGHT, 0.50 MM PITCH, ROHS COMPLIANT, VQFP-100
文件頁數: 70/100頁
文件大小: 3284K
代理商: A3PN125-ZVQG100I
ProASIC3 nano DC and Switching Characteristics
Ad vance v0.2
2-57
Timing Characteristics
Table 2-70 RAM4K9
Commercial-Case Conditions: TJ = 70°C, Worst-Case VCC = 1.425 V
Parameter
Description
–2
–1
Std. Units
tAS
Address Setup time
0.25
0.28
0.33
ns
tAH
Address Hold time
0.00
ns
tENS
REN_B, WEN_B Setup time
0.14
0.16
0.19
ns
tENH
REN_B, WEN_B Hold time
0.10
0.11
0.13
ns
tBKS
BLK_B Setup time
0.23
0.27
0.31
ns
tBKH
BLK_B Hold time
0.02
ns
tDS
Input data (DI) Setup time
0.18
0.21
0.25
ns
tDH
Input data (DI) Hold time
0.00
ns
tCKQ1
Clock High to New Data Valid on DO (output retained, WMODE = 0)
1.79
2.03
2.39
ns
Clock High to New Data Valid on DO (flow-through, WMODE = 1)
2.36
2.68
3.15
ns
tCKQ2
Clock High to New Data Valid on DO (pipelined)
0.89
1.02
1.20
ns
tC2CWWL
Address collision clk-to-clk delay for reliable write after write on same
address; applicable to closing edge
0.33
0.28
0.25
ns
tC2CWWH
Address collision clk-to-clk delay for reliable write after write on same
address; applicable to rising edge
0.30
0.26
0.23
ns
tC2CRWH
Address collision clk-to-clk delay for reliable read access after write on
same address; applicable to opening edge
0.45
0.38
0.34
ns
tC2CWRH
Address collision clk-to-clk delay for reliable write access after read on
same address; applicable to opening edge
0.49
0.42
0.37
ns
tRSTBQ
RESET_B Low to Data Out Low on DO (flow through)
0.92
1.05
1.23
ns
RESET_B Low to Data Out Low on DO (pipelined)
0.92
1.05
1.23
ns
tREMRSTB
RESET_B Removal
0.29
0.33
0.38
ns
tRECRSTB
RESET_B Recovery
1.50
1.71
2.01
ns
tMPWRSTB
RESET_B Minimum Pulse Width
0.21
0.24
0.29
ns
tCYC
Clock Cycle time
3.23
3.68
4.32
ns
FMAX
Maximum Frequency
310
272
231
MHz
Note: For specific junction temperature and voltage-supply levels, refer to Table 3-6 on page 3-4 for derating
values.
相關PDF資料
PDF描述
A3PN125-ZVQG100 FPGA, 3072 CLBS, 125000 GATES, PQFP100
A3RS91.1 0 MHz - 3000 MHz 50 ohm RF/MICROWAVE TERMINATION
A404318 35 A, BARRIER STRIP TERMINAL BLOCK, 1 ROW, 1 DECK
A404317 35 A, BARRIER STRIP TERMINAL BLOCK, 1 ROW, 1 DECK
A404315 35 A, BARRIER STRIP TERMINAL BLOCK, 1 ROW, 1 DECK
相關代理商/技術參數
參數描述
A3PN250-1VQ100 功能描述:IC FPGA NANO 250K GATES 100-VQFP RoHS:否 類別:集成電路 (IC) >> 嵌入式 - FPGA(現場可編程門陣列) 系列:ProASIC3 nano 標準包裝:152 系列:IGLOO PLUS LAB/CLB數:- 邏輯元件/單元數:792 RAM 位總計:- 輸入/輸出數:120 門數:30000 電源電壓:1.14 V ~ 1.575 V 安裝類型:表面貼裝 工作溫度:-40°C ~ 85°C 封裝/外殼:289-TFBGA,CSBGA 供應商設備封裝:289-CSP(14x14)
A3PN250-1VQ100I 功能描述:IC FPGA NANO 250K GATES 100-VQFP RoHS:否 類別:集成電路 (IC) >> 嵌入式 - FPGA(現場可編程門陣列) 系列:ProASIC3 nano 標準包裝:152 系列:IGLOO PLUS LAB/CLB數:- 邏輯元件/單元數:792 RAM 位總計:- 輸入/輸出數:120 門數:30000 電源電壓:1.14 V ~ 1.575 V 安裝類型:表面貼裝 工作溫度:-40°C ~ 85°C 封裝/外殼:289-TFBGA,CSBGA 供應商設備封裝:289-CSP(14x14)
A3PN250-1VQG100 功能描述:IC FPGA NANO 250K GATES 100-VQFP RoHS:是 類別:集成電路 (IC) >> 嵌入式 - FPGA(現場可編程門陣列) 系列:ProASIC3 nano 標準包裝:152 系列:IGLOO PLUS LAB/CLB數:- 邏輯元件/單元數:792 RAM 位總計:- 輸入/輸出數:120 門數:30000 電源電壓:1.14 V ~ 1.575 V 安裝類型:表面貼裝 工作溫度:-40°C ~ 85°C 封裝/外殼:289-TFBGA,CSBGA 供應商設備封裝:289-CSP(14x14)
A3PN250-1VQG100I 功能描述:IC FPGA NANO 250K GATES 100-VQFP RoHS:是 類別:集成電路 (IC) >> 嵌入式 - FPGA(現場可編程門陣列) 系列:ProASIC3 nano 標準包裝:152 系列:IGLOO PLUS LAB/CLB數:- 邏輯元件/單元數:792 RAM 位總計:- 輸入/輸出數:120 門數:30000 電源電壓:1.14 V ~ 1.575 V 安裝類型:表面貼裝 工作溫度:-40°C ~ 85°C 封裝/外殼:289-TFBGA,CSBGA 供應商設備封裝:289-CSP(14x14)
A3PN250-2QNG100 制造商:Microsemi Corporation 功能描述:FPGA PROASIC3 NANO 250K GATES COMM 130NM 1.5V 100QFN - Trays 制造商:Microsemi SOC Products Group 功能描述:FPGA PROASIC3 NANO 250K GATES COMM 130NM 1.5V 100QFN - Trays
主站蜘蛛池模板: 会同县| 庆城县| 双鸭山市| 胶州市| 景洪市| 龙里县| 安国市| 库伦旗| 大兴区| 孟村| 名山县| 桂平市| 樟树市| 保定市| 漯河市| 静乐县| 玉林市| 新宾| 佳木斯市| 永德县| 沁水县| 舒城县| 呈贡县| 尼勒克县| 内乡县| 平舆县| 溆浦县| 桐柏县| 田阳县| 许昌市| 浦北县| 文登市| 松滋市| 德清县| 土默特右旗| 安新县| 怀柔区| 扎赉特旗| 玉门市| 绵阳市| 马关县|