- 您現(xiàn)在的位置：買賣IC網(wǎng) > PDF目錄374033 > ADSP-21364 (Analog Devices, Inc.) SHARC Processor PDF資料下載
參數(shù)資料
| 型號(hào)： | ADSP-21364 |
| 廠商： | Analog Devices, Inc. |
| 元件分類： | 數(shù)字信號(hào)處理 |
| 英文描述： | SHARC Processor |
| 中文描述： | SHARC處理器 |
| 文件頁數(shù)： | 25/52頁 |
| 文件大?。?/td> | 853K |
| 代理商： | ADSP-21364 |
第1頁第2頁第3頁第4頁第5頁第6頁第7頁第8頁第9頁第10頁第11頁第12頁第13頁第14頁第15頁第16頁第17頁第18頁第19頁第20頁第21頁第22頁第23頁第24頁當(dāng)前第25頁第26頁第27頁第28頁第29頁第30頁第31頁第32頁第33頁第34頁第35頁第36頁第37頁第38頁第39頁第40頁第41頁第42頁第43頁第44頁第45頁第46頁第47頁第48頁第49頁第50頁第51頁第52頁
ADSP-21364
Preliminary Technical Data
Rev. PrB
|
Page 25 of 52
|
September 2004
Memory Read—Parallel Port
Use these specifications for asynchronous interfacing to memo-
ries (and memory-mapped peripherals) when the
ADSP-21364 is accessing external memory space.
Table 20. 8-Bit Memory Read Cycle
Parameter
Timing Requirements
t
DRS
t
DRH
t
DAD
Min
Max
Unit
Address/Data 7–0 Setup Before RD High
Address/Data 7–0 Hold After RD High
Address 15–8 to Data Valid
3.3
0
ns
ns
ns
D + t
PCLK
– 5
Switching Characteristics
t
ALEW
t
ADAS
1
t
RRH
t
ALERW
t
RWALE
t
ADAH
1
t
ALEHZ
1
t
RW
t
RDDRV
t
ADRH
D = (Data Cycle Duration = the value set by the PPDUR bits (5–1) in the PPCTL register) × t
PCLK
H = t
PCLK
(if a hold cycle is specified, else H = 0)
F = 7 x t
PCLK
(if FLASH_MODE is set else F = 0)
t
PCLK
= (Peripheral) Clock Period = 2 × t
CCLK
1
On reset, ALE is an active high cycle. However, it can be configured by software to be active low.
ALE Pulse Width
Address/Data 15–0 Setup Before ALE Deasserted
Delay Between RD Rising Edge to Next Falling Edge.
ALE Deasserted to Read Asserted
Read Deasserted to ALE Asserted
Address/Data 15–0 Hold After ALE Deasserted
ALE Deasserted to Address/Data7–0 in High Z
RD Pulse Width
RD Address Drive After Read High
Address/Data 15–8 Hold After RD High
2 × t
PCLK
– 2.0
t
PCLK
– 2.5
H + t
PCLK
– 1
2 × t
PCLK
– 2
F + H + 0.5
t
PCLK
– 0.8
t
PCLK
– 0.8
D – 2
F + H + t
PCLK
– 1
H
ns
ns
ns
ns
ns
t
PCLK
ns
ns
ns
ns
Figure 17. Read Cycle For 8-Bit Memory Timing
VALID ADDRESS
VALID
ADDRESS
AD15-8
t
ADAS
VALID ADDRESS
AD7-0
t
ALEW
ALE
RD
t
RW
WR
t
ADAH
t
ADRH
t
DRS
t
DRH
t
DAD
t
ALERW
t
RWALE
VALID
DATA
VALID
ADDRESS
t
RDDRV
t
ALEHZ
VALID ADDRESS
VALID ADDRESS
VALID
DATA
t
RRH
相關(guān)PDF資料 |
PDF描述 |
|---|---|
| ADSP-21364SBBC-ENG | SHARC Processor |
| ADSP-21364SBBCZENG | SHARC Processor |
| ADSP-21364SBSQ-ENG | SHARC Processor |
| ADSP-21364SBSQZENG | SHARC Processor |
| ADSP-21364SCSQ-ENG | SHARC Processor |
相關(guān)代理商/技術(shù)參數(shù) |
參數(shù)描述 |
|---|---|
| ADSP-21364BBC-1AA | 制造商:Rochester Electronics LLC 功能描述: 制造商:Analog Devices 功能描述: |
| ADSP-21364BBC-1AAZ | 制造商:Analog Devices 功能描述:DSP 32BIT SHARC 333MHZ 136CSPBGA |
| ADSP-21364BBCZ-1AA | 功能描述:IC DSP 32BIT 333MHZ 136-CSPBGA RoHS:是 類別:集成電路 (IC) >> 嵌入式 - DSP（數(shù)字式信號(hào)處理器） 系列:SHARC® 標(biāo)準(zhǔn)包裝:2 系列:StarCore 類型:SC140 內(nèi)核 接口:DSI，以太網(wǎng)，RS-232 時(shí)鐘速率:400MHz 非易失內(nèi)存:外部 芯片上RAM:1.436MB 電壓 - 輸入/輸出:3.30V 電壓 - 核心:1.20V 工作溫度:-40°C ~ 105°C 安裝類型:表面貼裝 封裝/外殼:431-BFBGA，F(xiàn)CBGA 供應(yīng)商設(shè)備封裝:431-FCPBGA（20x20） 包裝:托盤 |
| ADSP-21364BSQZ-1AX | 制造商:Analog Devices 功能描述:333 MHZ, PROCESSOR W/ON CHIP ROM,S/PDIF - Trays |
| ADSP-21364BSWZ-1AA | 功能描述:IC DSP 32BIT 333MHZ EPAD 144LQFP RoHS:是 類別:集成電路 (IC) >> 嵌入式 - DSP（數(shù)字式信號(hào)處理器） 系列:SHARC® 標(biāo)準(zhǔn)包裝:40 系列:TMS320DM64x, DaVinci™ 類型:定點(diǎn) 接口:I²C，McASP，McBSP 時(shí)鐘速率:400MHz 非易失內(nèi)存:外部 芯片上RAM:160kB 電壓 - 輸入/輸出:3.30V 電壓 - 核心:1.20V 工作溫度:0°C ~ 90°C 安裝類型:表面貼裝 封裝/外殼:548-BBGA，F(xiàn)CBGA 供應(yīng)商設(shè)備封裝:548-FCBGA（27x27） 包裝:托盤 配用:TMDSDMK642-0E-ND - DEVELPER KIT W/NTSC CAMERA296-23038-ND - DSP STARTER KIT FOR TMS320C6416296-23059-ND - FLASHBURN PORTING KIT296-23058-ND - EVAL MODULE FOR DM642TMDSDMK642-ND - DEVELOPER KIT W/NTSC CAMERA |
發(fā)布緊急采購(gòu)，3分鐘左右您將得到回復(fù)。