欧美成人免费电影,国产欧美一区二区三区精品酒店,精品国产a毛片,色网在线免费观看

參數(shù)資料
型號: ADSP-21364SCSQ-ENG
廠商: ANALOG DEVICES INC
元件分類: 數(shù)字信號處理
英文描述: SHARC Processor
中文描述: 16-BIT, 55.55 MHz, OTHER DSP, PQFP144
封裝: MS-026BFB-HD, HSLQFP-144
文件頁數(shù): 38/52頁
文件大小: 853K
代理商: ADSP-21364SCSQ-ENG
Rev. PrB
|
Page 38 of 52
|
September 2004
ADSP-21364
Preliminary Technical Data
SPDIF Receiver
The following sections describe timing as it relates to the SPDIF
receiver.
Internal Digital PLL Mode
In internal Digital Phase-locked Loop mode the internal PLL
(Digital PLL) generates the 512
×
Fs clock.
Table 34. SPDIF Receiver Internal Digital PLL Mode Timing
Parameter
Switching Characteristics
t
DFSI
t
HOFSI
t
DDTI
t
HDTI
t
SCLKIW
1
t
CCLK
1
SCLK frequency is 64 x FS where FS = the frequency of LRCLK.
Min
Max
Unit
LRCLK Delay After SCLK
LRCLK Hold After SCLK
Transmit Data Delay After SCLK
Transmit Data Hold After SCLK
Transmit SCLK Width
Core Clock Period
5
ns
ns
ns
ns
ns
ns
–2
5
–2
40
5
Figure 31. SPDIF Receiver Internal Digital PLL Mode Timing
DRIVE EDGE
SAMPLE EDGE
DAI_P20-1
(SCLK)
DAI_P20-1
(FS)
DAI_P20-1
(DATA CHANNEL A/B)
t
SCLKIW
t
DFSI
t
DDTI
t
HOFSI
t
HDTI
t
SFSI
t
HFSI
相關(guān)PDF資料
PDF描述
ADSP-21364SCSQZENG SHARC Processor
ADSP-21364SKBC-ENG SHARC Processor
ADSP-21364SKBCZENG SHARC Processor
ADSP-21364SKSQ-ENG SHARC Processor
ADSP-21364SKSQZENG SHARC Processor
相關(guān)代理商/技術(shù)參數(shù)
參數(shù)描述
ADSP-21364SCSQZENG 制造商:AD 制造商全稱:Analog Devices 功能描述:SHARC Processor
ADSP-21364SKBC-ENG 制造商:Analog Devices 功能描述:
ADSP-21364SKBCZENG 制造商:AD 制造商全稱:Analog Devices 功能描述:SHARC Processor
ADSP-21364SKSQ-ENG 制造商:AD 制造商全稱:Analog Devices 功能描述:SHARC Processor
ADSP-21364SKSQZENG 制造商:AD 制造商全稱:Analog Devices 功能描述:SHARC Processor
主站蜘蛛池模板: 新晃| 韶关市| 凉山| 阜平县| 依兰县| 五常市| 桦南县| 和静县| 伊吾县| 定安县| 西乡县| 理塘县| 山东省| 若尔盖县| 滨州市| 台中县| 洪泽县| 且末县| 宝清县| 平武县| 环江| 桂东县| 宜川县| 高尔夫| 赣榆县| 四平市| 嵊泗县| 武宁县| 沂源县| 宁德市| 韶关市| 金山区| 舒城县| 武强县| 台南县| 桓台县| 贵德县| 莱西市| 陕西省| 峡江县| 马关县|