
List of Figures
Technical Data
MC68HC08AB16A
—
Rev. 2.0
22
List of Figures
MOTOROLA
Figure
Title
Page
8-3
8-4
8-5
8-6
8-7
8-8
8-9
8-10
8-11
8-12
8-13
8-14
8-15
8-16
8-17
8-18
8-19
CGM Clock Signals. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .104
External Reset Timing . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .106
Internal Reset Timing . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .107
Sources of Internal Reset. . . . . . . . . . . . . . . . . . . . . . . . . . . .107
POR Recovery . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .108
Interrupt Entry Timing. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .111
Interrupt Recovery Timing . . . . . . . . . . . . . . . . . . . . . . . . . . .111
Interrupt Processing . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .112
Interrupt Recognition Example . . . . . . . . . . . . . . . . . . . . . . . .113
Wait Mode Entry Timing . . . . . . . . . . . . . . . . . . . . . . . . . . . . .116
Wait Recovery from Interrupt or Break. . . . . . . . . . . . . . . . . .117
Wait Recovery from Internal Reset. . . . . . . . . . . . . . . . . . . . .117
Stop Mode Entry Timing. . . . . . . . . . . . . . . . . . . . . . . . . . . . .118
Stop Mode Recovery from Interrupt or Break. . . . . . . . . . . . .118
SIM Break Status Register (SBSR) . . . . . . . . . . . . . . . . . . . .119
SIM Reset Status Register (SRSR) . . . . . . . . . . . . . . . . . . . .120
SIM Break Flag Control Register (SBFCR) . . . . . . . . . . . . . .121
9-1
9-2
9-3
9-4
9-5
9-7
9-8
CGM Block Diagram. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .125
CGM I/O Register Summary. . . . . . . . . . . . . . . . . . . . . . . . . .126
CGM External Connections . . . . . . . . . . . . . . . . . . . . . . . . . .133
CGM I/O Register Summary. . . . . . . . . . . . . . . . . . . . . . . . . .136
PLL Control Register (PCTL) . . . . . . . . . . . . . . . . . . . . . . . . .136
PLL Bandwidth Control Register (PBWC) . . . . . . . . . . . . . . .138
PLL Programming Register (PPG) . . . . . . . . . . . . . . . . . . . . .140
10-1
10-2
10-3
10-4
10-5
10-6
Monitor Mode Circuit. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .151
Monitor Data Format. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .153
Sample Monitor Waveforms . . . . . . . . . . . . . . . . . . . . . . . . . .153
Read Transaction . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .154
Break Transaction. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .154
Monitor Mode Entry Timing. . . . . . . . . . . . . . . . . . . . . . . . . . .159
11-1
11-2
11-3
TIMA Block Diagram. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .164
TIMA I/O Register Summary. . . . . . . . . . . . . . . . . . . . . . . . . .165
PWM Period and Pulse Width . . . . . . . . . . . . . . . . . . . . . . . .169