- 您現在的位置：買賣IC網 > PDF目錄98301 > TS86101G2BCGL (E2V TECHNOLOGIES PLC) PARALLEL, WORD INPUT LOADING, 10-BIT DAC, CBGA255 PDF資料下載
參數資料
| 型號： | TS86101G2BCGL |
| 廠商： | E2V TECHNOLOGIES PLC |
| 元件分類： | DAC |
| 英文描述： | PARALLEL, WORD INPUT LOADING, 10-BIT DAC, CBGA255 |
| 封裝： | HERMETIC SEALED, CERAMIC, BGA-255 |
| 文件頁數： | 36/57頁 |
| 文件大小： | 1030K |
| 代理商： | TS86101G2BCGL |
第1頁第2頁第3頁第4頁第5頁第6頁第7頁第8頁第9頁第10頁第11頁第12頁第13頁第14頁第15頁第16頁第17頁第18頁第19頁第20頁第21頁第22頁第23頁第24頁第25頁第26頁第27頁第28頁第29頁第30頁第31頁第32頁第33頁第34頁第35頁當前第36頁第37頁第38頁第39頁第40頁第41頁第42頁第43頁第44頁第45頁第46頁第47頁第48頁第49頁第50頁第51頁第52頁第53頁第54頁第55頁第56頁第57頁
41
0992D–BDC–04/09
e2v semiconductors SAS 2009
TS86101G2B
12.3
CW_IN Master Clock Implementation
In order to allow for any ECL/PECL/LVDS differential input levels, the CW_IN master input clock must be
AC-coupled through 10 nF capacitors (for information only) as shown in Figure 12-8.
Figure 12-8. CW_IN Master Input Clock Implementation in AC-coupled Differential Mode
Figure 12-9. CW_IN Master Input Clock Implementation in AC-coupled Singled-ended Mode
12.4
DSP Output Clock Implementation
In order to make the DSP output clock compatible with standard differential levels such as LVDS and
PECL, the signals must be AC-coupled with 10 pF capacitors and used with pull-down resistors to
ensure appropriate biasing, as shown in the following three figures.
Three configurations are depicted:
The load has a high impedance input buffer
The load has a 100
Ω differential buffer
The DSP_CLK is sent to the load via a driver
CW_IN_T
CW_IN_F
VEEA
50
Ω
Driving
Source
10 nF
CW Input
Buffer
AGND
50
Ω
MUXDAC
50
Ω lines
500
Ω
450
Ω
-10 dBm (200 mVpp) to
+2 dBm (800 mVpp) max
-10 dBm (200 mVpp) to
+2 dBm (800 mVpp) max
CW_IN_T
CW_IN_F
VEEA
50
Ω
Driving
Source
10 nF
CW Input
Buffer
AGND
50
Ω
AGND
50
Ω
MUXDAC
50
Ω Lines
500
Ω
450
Ω
-4 dBm (400 mVpp) to
+8 dBm (1.6 Vpp) max
相關PDF資料 |
PDF描述 |
|---|---|
| TSA0801IF | 1-CH 8-BIT PROPRIETARY METHOD ADC, PARALLEL ACCESS, PQFP48 |
| TSA0801CFT | 1-CH 8-BIT PROPRIETARY METHOD ADC, PARALLEL ACCESS, PQFP48 |
| TSA0801CF | 1-CH 8-BIT PROPRIETARY METHOD ADC, PARALLEL ACCESS, PQFP48 |
| TSA0801IFT | 1-CH 8-BIT PROPRIETARY METHOD ADC, PARALLEL ACCESS, PQFP48 |
| TSA1001IF | 1-CH 10-BIT PROPRIETARY METHOD ADC, PARALLEL ACCESS, PQFP48 |
相關代理商/技術參數 |
參數描述 |
|---|---|
| TS86101G2BMGS | 制造商:e2v technologies 功能描述:10-BIT DAC MUXDAC 10-BIT 1.2 GSPS - Trays |
| TS86101G2BVGL | 制造商:e2v technologies 功能描述:10-BIT DAC MUXDAC 10-BIT 1.2 GSPS - Trays |
| TS861AI | 制造商:STMICROELECTRONICS 制造商全稱:STMicroelectronics 功能描述:RAIL TO RAIL MICROPOWER BICMOS COMPARATORS |
| TS861AID | 功能描述:校驗器 IC Single Rail-to-Rail RoHS:否 制造商:STMicroelectronics 產品: 比較器類型: 通道數量: 輸出類型:Push-Pull 電源電壓-最大:5.5 V 電源電壓-最小:1.1 V 補償電壓（最大值）:6 mV 電源電流（最大值）:1350 nA 響應時間: 最大工作溫度:+ 125 C 安裝風格:SMD/SMT 封裝 / 箱體:SC-70-5 封裝:Reel |
| TS861AIDT | 功能描述:校驗器 IC Single Rail-to-Rail RoHS:否 制造商:STMicroelectronics 產品: 比較器類型: 通道數量: 輸出類型:Push-Pull 電源電壓-最大:5.5 V 電源電壓-最小:1.1 V 補償電壓（最大值）:6 mV 電源電流（最大值）:1350 nA 響應時間: 最大工作溫度:+ 125 C 安裝風格:SMD/SMT 封裝 / 箱體:SC-70-5 封裝:Reel |
發布緊急采購，3分鐘左右您將得到回復。