- 您現在的位置：買賣IC網 > PDF目錄382686 > TSB12C01APZ (Texas Instruments, Inc.) High-Speed Serial-Bus Link-Layer Controller PDF資料下載
參數資料
| 型號： | TSB12C01APZ |
| 廠商： | Texas Instruments, Inc. |
| 英文描述： | High-Speed Serial-Bus Link-Layer Controller |
| 中文描述： | 高速串行總線鏈路層控制器 |
| 文件頁數： | 46/59頁 |
| 文件大小： | 275K |
| 代理商： | TSB12C01APZ |
第1頁第2頁第3頁第4頁第5頁第6頁第7頁第8頁第9頁第10頁第11頁第12頁第13頁第14頁第15頁第16頁第17頁第18頁第19頁第20頁第21頁第22頁第23頁第24頁第25頁第26頁第27頁第28頁第29頁第30頁第31頁第32頁第33頁第34頁第35頁第36頁第37頁第38頁第39頁第40頁第41頁第42頁第43頁第44頁第45頁當前第46頁第47頁第48頁第49頁第50頁第51頁第52頁第53頁第54頁第55頁第56頁第57頁第58頁第59頁
6–2
tsu3
tsu2
tsu4
td3
th2
th3
th4
td1
td2
50%
50%
50%
50%
50%
50%
BCLK
DATA0 –
DATA31
ADDR0 –
ADDR7
CA
(see Note A)
WR
CS
50%
td4
NOTE A: When back-to-back read cycles are done, a maximum of 9 BCLK cycles may be required after the falling edge
of CS and before CA is asserted (low). ADDR0 – ADDR7 and WR need to remain valid until CA is asserted
(low).
Figure 6–3. Host-Interface Read-Cycle Waveforms
tw2(L)
50%
50%
SCLK
tw2(H)
50%
tc2
Figure 6–4. SCLK Waveform
td8
td6
td10
50%
50%
50%
SCLK
D0 – D7
CTL0 – CTL1
td7
td5
td9
Figure 6–5. TSB12C01A-to-Phy-Layer Transfer Waveforms
相關PDF資料 |
PDF描述 |
|---|---|
| TSB12C01AWN | High-Speed Serial-Bus Link-Layer Controller |
| TSB12LV01APZ | High-Speed Serial-Bus Link-Layer Controller |
| TSB3055 | IC APEX 20KE FPGA 300K 240-PQFP |
| TSB41AB3 | IC APEX 20KE FPGA 400K 672-FBGA |
| TSB41BA3-EP | IC APEX 20KE FPGA 400K 672-FBGA |
相關代理商/技術參數 |
參數描述 |
|---|---|
| TSB12C01AWN | 制造商:TI 制造商全稱:Texas Instruments 功能描述:High-Speed Serial-Bus Link-Layer Controller |
| TSB12LV01A | 制造商:Texas Instruments 功能描述: |
| TSB12LV01AIPZ | 制造商:TI 制造商全稱:Texas Instruments 功能描述:IEEE 1394 (Firewire) Bus Interface/Controller |
| TSB12LV01APZ | 制造商:TI 制造商全稱:Texas Instruments 功能描述:High-Speed Serial-Bus Link-Layer Controller |
| TSB12LV01B | 制造商:TI 制造商全稱:Texas Instruments 功能描述:IEEE 1394-1995 HIGH SPEED SERIAL BUS LINK LAYER CONTROLLER |
發布緊急采購，3分鐘左右您將得到回復。