- 您現在的位置：買賣IC網 > PDF目錄382721 > UDA1380TT Stereo audio coder-decoder for MD, CD and MP3 PDF資料下載
參數資料
| 型號： | UDA1380TT |
| 元件分類： | 通用總線功能 |
| 英文描述： | Stereo audio coder-decoder for MD, CD and MP3 |
| 中文描述： | 立體聲音頻編碼器，可用于MD，CD和MP3解碼器 |
| 文件頁數： | 31/68頁 |
| 文件大?。?/td> | 278K |
| 代理商： | UDA1380TT |
第1頁第2頁第3頁第4頁第5頁第6頁第7頁第8頁第9頁第10頁第11頁第12頁第13頁第14頁第15頁第16頁第17頁第18頁第19頁第20頁第21頁第22頁第23頁第24頁第25頁第26頁第27頁第28頁第29頁第30頁當前第31頁第32頁第33頁第34頁第35頁第36頁第37頁第38頁第39頁第40頁第41頁第42頁第43頁第44頁第45頁第46頁第47頁第48頁第49頁第50頁第51頁第52頁第53頁第54頁第55頁第56頁第57頁第58頁第59頁第60頁第61頁第62頁第63頁第64頁第65頁第66頁第67頁第68頁
2002 Sep 16
31
Philips Semiconductors
Product specification
Stereo audio coder-decoder
for MD, CD and MP3
UDA1380
Table 19
Dividers for system clock input
Table 20
WSPLL settings
4
DAC_CLK
DAC clock select.
A 1-bit signal to select the clocks for the DAC
(interpolator and FSDAC analog block). In both cases the clocks must be
128f
s
and 256f
s
(for the analog part), but in one case the clock is derived from
the WSI clock, and in the other case the clock is derived from the SYSCLK.
When this bit is logic 0: SYSCLK is used. When this bit is logic 1: WSPLL is
used. Default value 0.
Dividers for system clock input.
A 2-bit value to select the proper division
factor for the SYSCLK input in such a way that a128f
s
clock will be generated
from the SYSCLK clock signal. The 128f
s
clock is needed for clocking the
decimator and interpolator. Default value 00, see Table 19.
WSPLL setting.
A 2-bit value to select the WSPLL input frequency range.
These set the proper divider setting for the WSPLL. The input is the
WSI signal, the output inside the IC is a 128f
s
and a 256f
s
clock. Default
value 10, see Table 20.
3 and 2
sys_div[1:0]
1 and 0
PLL[1:0]
sys_div1
sys_div0
INPUT CLOCK ON PIN SYSCLK
0
0
1
1
0
1
0
1
256f
s
(default)
384f
s
512f
s
768f
s
PLL1
PLL0
INPUT FREQUENCY RANGE (kHz) ON PIN WSI
0
0
1
1
0
1
0
1
6.25 to 12.5
12.5 to 25
25 to 50 (default)
50 to 100
BIT
SYMBOL
DESCRIPTION
相關PDF資料 |
PDF描述 |
|---|---|
| UDA1384 | Multichannel audio coder-decoder |
| UDA1384H | Multichannel audio coder-decoder |
| UDN2878W-2 | 10A SCRS |
| UDZ2.4B | Low Current Operation at 250 ，Low Reverse Leakage,Low Noise Zener Diode |
| UDZ10B | Low Current Operation at 250 ，Low Reverse Leakage,Low Noise Zener Diode |
相關代理商/技術參數 |
參數描述 |
|---|---|
| UDA1380TT/N2 | 制造商:PHILIP 功能描述: |
| UDA1380TT/N2,512 | 功能描述:接口—CODEC SSA CODEC RoHS:否 制造商:Texas Instruments 類型: 分辨率: 轉換速率:48 kSPs 接口類型:I2C ADC 數量:2 DAC 數量:4 工作電源電壓:1.8 V, 2.1 V, 2.3 V to 5.5 V 最大工作溫度:+ 85 C 安裝風格:SMD/SMT 封裝 / 箱體:DSBGA-81 封裝:Reel |
| UDA1380TT/N2,518 | 功能描述:接口—CODEC SSA CODEC RoHS:否 制造商:Texas Instruments 類型: 分辨率: 轉換速率:48 kSPs 接口類型:I2C ADC 數量:2 DAC 數量:4 工作電源電壓:1.8 V, 2.1 V, 2.3 V to 5.5 V 最大工作溫度:+ 85 C 安裝風格:SMD/SMT 封裝 / 箱體:DSBGA-81 封裝:Reel |
| UDA1380TT-T | 功能描述:接口—CODEC SSA CODEC RoHS:否 制造商:Texas Instruments 類型: 分辨率: 轉換速率:48 kSPs 接口類型:I2C ADC 數量:2 DAC 數量:4 工作電源電壓:1.8 V, 2.1 V, 2.3 V to 5.5 V 最大工作溫度:+ 85 C 安裝風格:SMD/SMT 封裝 / 箱體:DSBGA-81 封裝:Reel |
| UDA1384 | 制造商:PHILIPS 制造商全稱:NXP Semiconductors 功能描述:Multichannel audio coder-decoder |
發布緊急采購，3分鐘左右您將得到回復。