- 您現在的位置：買賣IC網 > PDF目錄382721 > UDA1384 (NXP Semiconductors N.V.) Multichannel audio coder-decoder PDF資料下載
參數資料
| 型號： | UDA1384 |
| 廠商： | NXP Semiconductors N.V. |
| 英文描述： | Multichannel audio coder-decoder |
| 中文描述： | 多聲道音頻編碼解碼器 |
| 文件頁數： | 27/55頁 |
| 文件大小： | 276K |
| 代理商： | UDA1384 |
第1頁第2頁第3頁第4頁第5頁第6頁第7頁第8頁第9頁第10頁第11頁第12頁第13頁第14頁第15頁第16頁第17頁第18頁第19頁第20頁第21頁第22頁第23頁第24頁第25頁第26頁當前第27頁第28頁第29頁第30頁第31頁第32頁第33頁第34頁第35頁第36頁第37頁第38頁第39頁第40頁第41頁第42頁第43頁第44頁第45頁第46頁第47頁第48頁第49頁第50頁第51頁第52頁第53頁第54頁第55頁
9397 750 14366
Koninklijke Philips Electronics N.V. 2005. All rights reserved.
Product data sheet
Rev. 02 — 17 January 2005
27 of 55
Philips Semiconductors
UDA1384
Multichannel audio coder-decoder
11.3 System settings
Table 22:
Bit
Symbol
Reset
Access
Bit
Symbol
Reset
Access
System register (address 00h) bit allocation
15
14
RST
VFS1
-
0
13
12
VCE
1
read and write
4
FS0
1
read and write
11
VAP
0
10
DSD
0
9
8
VFS0
0
SC1
0
SC0
0
7
6
5
3
2
1
0
OP1
0
OP0
0
FS1
0
ACE
1
ADP
0
DCE
1
DAP
0
Table 23:
Bit
15
Description of system register bits
Symbol
Description
RST
Reset.
Bit RST initializes the L3-bus registers with the default settings.
1 = Reset to default settings
0 = No reset
VFS[1:0]
Voice ADC sampling frequency.
A 2-bit value to select the voice ADC
sampling frequency. Default 00. See
Table 24
.
VCE
Voice ADC clock enable.
1 = clock enabled (default)
0 = clock disabled
VAP
Voice ADC power control
. Bit VAP is to reduce the power consumption of
the voice ADC.
1 = state is power-on
0 = state is power-off (default)
DSD
DSD mode selection.
Bit DSD selects the DSD mode.
1 = DSD mode
0 = normal mode (default)
SC[1:0]
System clock frequency.
A 2-bit value to select the used external clock
frequency. 128f
s
system clock for the DAC can be used by setting
bit DVD = 1. Default 00. See
Table 25
.
OP[1:0]
Operating mode selection.
A 2-bit value to select the operation mode of
the audio ADC and DAC. Default 00. See
Table 26
.
FS[1:0]
Sampling frequency.
A 2-bit value to select the sampling frequency of the
audio ADC and DAC in the WS mode. Default 01. See
Table 27
.
ACE
ADC clock enable.
Bit ACE enables the audio ADC clock
1 = clock enabled (default)
0 = clock disabled
ADP
ADC power control
. Bit ADP is to reduce the power consumption of the
audio ADC.
1 = state is power-on
0 = state is power-off (default)
14 to 13
12
11
10
9 to 8
7 to 6
5 to 4
3
2
相關PDF資料 |
PDF描述 |
|---|---|
| UDA1384H | Multichannel audio coder-decoder |
| UDN2878W-2 | 10A SCRS |
| UDZ2.4B | Low Current Operation at 250 ，Low Reverse Leakage,Low Noise Zener Diode |
| UDZ10B | Low Current Operation at 250 ，Low Reverse Leakage,Low Noise Zener Diode |
| UDZ12B | Low Current Operation at 250 ，Low Reverse Leakage,Low Noise Zener Diode |
相關代理商/技術參數 |
參數描述 |
|---|---|
| UDA1384H | 功能描述:編碼器、解碼器、復用器和解復用器 LO CST MULTICH CODEC RoHS:否 制造商:Micrel 產品:Multiplexers 邏輯系列:CMOS 位數: 線路數量（輸入/輸出）:2 / 12 傳播延遲時間:350 ps, 400 ps 電源電壓-最大:2.625 V, 3.6 V 電源電壓-最小:2.375 V, 3 V 最大工作溫度:+ 85 C 安裝風格:SMD/SMT 封裝 / 箱體:QFN-44 封裝:Tray |
| UDA1384H/N1,518 | 功能描述:編碼器、解碼器、復用器和解復用器 LOW COST MULTICHANNEL CODEC RoHS:否 制造商:Micrel 產品:Multiplexers 邏輯系列:CMOS 位數: 線路數量（輸入/輸出）:2 / 12 傳播延遲時間:350 ps, 400 ps 電源電壓-最大:2.625 V, 3.6 V 電源電壓-最小:2.375 V, 3 V 最大工作溫度:+ 85 C 安裝風格:SMD/SMT 封裝 / 箱體:QFN-44 封裝:Tray |
| UDA1384H/N1,557 | 功能描述:編碼器、解碼器、復用器和解復用器 LOW COST MULTICHANNEL CODEC RoHS:否 制造商:Micrel 產品:Multiplexers 邏輯系列:CMOS 位數: 線路數量（輸入/輸出）:2 / 12 傳播延遲時間:350 ps, 400 ps 電源電壓-最大:2.625 V, 3.6 V 電源電壓-最小:2.375 V, 3 V 最大工作溫度:+ 85 C 安裝風格:SMD/SMT 封裝 / 箱體:QFN-44 封裝:Tray |
| UDA1384H-T | 功能描述:編碼器、解碼器、復用器和解復用器 LO CST MULTICH CODEC RoHS:否 制造商:Micrel 產品:Multiplexers 邏輯系列:CMOS 位數: 線路數量（輸入/輸出）:2 / 12 傳播延遲時間:350 ps, 400 ps 電源電壓-最大:2.625 V, 3.6 V 電源電壓-最小:2.375 V, 3 V 最大工作溫度:+ 85 C 安裝風格:SMD/SMT 封裝 / 箱體:QFN-44 封裝:Tray |
| UDA1431T | 制造商:PHILIPS 制造商全稱:NXP Semiconductors 功能描述:16-bit, 48 kHz, low-cost stereo current DAC |
發布緊急采購，3分鐘左右您將得到回復。