- 您現(xiàn)在的位置：買賣IC網(wǎng) > PDF目錄373970 > AD9877-EB (Analog Devices, Inc.) Mixed-Signal Front End Set-Top Box, Cable Modem PDF資料下載
參數(shù)資料
| 型號： | AD9877-EB |
| 廠商： | Analog Devices, Inc. |
| 英文描述： | Mixed-Signal Front End Set-Top Box, Cable Modem |
| 中文描述： | 混合信號前端機(jī)頂盒，電纜調(diào)制解調(diào)器 |
| 文件頁數(shù)： | 6/36頁 |
| 文件大小： | 1094K |
| 代理商： | AD9877-EB |
第1頁第2頁第3頁第4頁第5頁當(dāng)前第6頁第7頁第8頁第9頁第10頁第11頁第12頁第13頁第14頁第15頁第16頁第17頁第18頁第19頁第20頁第21頁第22頁第23頁第24頁第25頁第26頁第27頁第28頁第29頁第30頁第31頁第32頁第33頁第34頁第35頁第36頁
AD9877
Rev. B | Page 6 of 36
Parameter
TIMING CHARACTERISTICS (10 pF Load)
Wake-Up Time
Minimum RESET Pulse Width Low (t
RL
)
Digital Output Rise/Fall Time
Tx/Rx Interface
MCLK Frequency (f
MCLK
)
TxSYNC/TxIQ Setup Time (t
SU
)
TxSYNC/TxIQ Hold Time (t
HD
)
MCLK Rising Edge to RxSYNC/RxIQ/IF Valid Delay (t
MD
)
REFCLK Rising or Falling Edge to RxSYNC/RxIQ/IF Valid
Delay (t
OD
)
REFCLK Edge to MCLK Falling Edge (t
EE
)
Serial Control Bus
Maximum SCLK Frequency (f
SCLK
)
Minimum Clock Pulse Width High (t
PWH
)
Minimum Clock Pulse Width Low (t
PWL
)
Maximum Clock Rise/Fall
Minimum Data/Chip-Select Setup Time (t
DS
)
Minimum Data Hold Time (t
DH
)
Maximum Data Valid Time (t
DV
)
CMOS LOGIC INPUTS
Logic 1 Voltage
Logic 0 Voltage
Logic 1 Current
Logic 0 Current
Input Capacitance
CMOS LOGIC OUTPUTS (1 mA Load)
Logic 1 Voltage
Logic 0 Voltage
POWER SUPPLY
Supply Current, I
S
(Full Operation)
Analog Supply Current, I
AS
Digital Supply Current, I
DS
Supply Current, I
S
Standby (PWRDN Pin Active)
Full Power-Down (Register 0x02 = 0xF9)
Power-Down Tx Path (Register 0x02 = 0x20)
Power-Down Rx Path (Register 0x02 = 0x19)
Reset (RESET Pin Active)
Power Supply Rejection (Differential Signal)
Tx DAC
8-Bit ADC
12-Bit ADC
Temp
N/A
N/A
Full
Full
Full
Full
Full
Test
Level
N/A
N/A
II
II
II
II
II
Min
5
2.8
3
3
0
Typ
Max
200
4
66
1.0
Unit
t
MCLK
cycles
t
MCLK
cycles
ns
MHz
ns
ns
ns
Full
Full
Full
Full
Full
Full
Full
Full
Full
25°C
25°C
25°C
25°C
25°C
25°C
25°C
25°C
25°C
25°C
25°C
25°C
25°C
25°C
25°C
25°C
25°C
25°C
II
II
II
II
II
II
II
II
II
II
II
II
II
III
II
II
II
III
III
I
III
III
III
III
III
III
III
T
OSC
/4 2.0
1.0
30
30
25
0
DRVDD 0.7
DRVDD 0.6
3
233
85
228
104
10
60
265
85
<0.25
<0.004
<0.0004
T
OSC
/4 + 3.0
+1.0
15
1
30
0.4
12
12
0.4
272
113
ns
ns
MHz
ns
ns
μs
ns
ns
ns
V
V
μA
μA
pF
V
V
mA
mA
mA
mA
mA
mA
mA
mA
% FS
% FS
% FS
相關(guān)PDF資料 |
PDF描述 |
|---|---|
| AD9882KST-100 | Dual Interface for Flat Panel Displays |
| AD9882KST-140 | Dual Interface for Flat Panel Displays |
| AD9882 | Dual Interface for Flat Panel Displays |
| AD9883ABST-RL140 | 110 MSPS/140 MSPS Analog Interface for Flat Panel Displays |
| AD9883AKST-110 | 110 MSPS/140 MSPS Analog Interface for Flat Panel Displays |
相關(guān)代理商/技術(shù)參數(shù) |
參數(shù)描述 |
|---|---|
| AD9878 | 制造商:AD 制造商全稱:Analog Devices 功能描述:Mixed-Signal Front End for Broadband Applications |
| AD9878BST | 制造商:Analog Devices 功能描述:Mixed Signal Front End 100-Pin LQFP |
| AD9878BSTRL | 制造商:Analog Devices 功能描述:Mixed Signal Front End 100-Pin LQFP T/R 制造商:Analog Devices 功能描述:MIXED SGNL FRONT END 100LQFP - Tape and Reel |
| AD9878BSTZ | 功能描述:IC FRONT-END MIXED-SGNL 100-LQFP RoHS:是 類別:集成電路 (IC) >> 數(shù)據(jù)采集 - 模擬前端 (AFE) 系列:- 產(chǎn)品培訓(xùn)模塊:Lead (SnPb) Finish for COTS Obsolescence Mitigation Program 標(biāo)準(zhǔn)包裝:2,500 系列:- 位數(shù):- 通道數(shù):2 功率（瓦特）:- 電壓 - 電源，模擬:3 V ~ 3.6 V 電壓 - 電源，數(shù)字:3 V ~ 3.6 V 封裝/外殼:32-VFQFN 裸露焊盤 供應(yīng)商設(shè)備封裝:32-QFN（5x5） 包裝:帶卷 (TR) |
| AD9878-EB | 制造商:Analog Devices 功能描述:EVAL KIT FOR MIXED-SGNL FRONT END FOR BROADBAND APPLICATIONS - Bulk |
發(fā)布緊急采購，3分鐘左右您將得到回復(fù)。