- 您現在的位置：買賣IC網 > PDF目錄373972 > AD9957BSVZ-REEL (ANALOG DEVICES INC) 1 GSPS Quadrature Digital Upconverter with 18-Bit IQ Data Path and 14-Bit DAC PDF資料下載
參數資料
| 型號： | AD9957BSVZ-REEL |
| 廠商： | ANALOG DEVICES INC |
| 元件分類： | 通信及網絡 |
| 英文描述： | 1 GSPS Quadrature Digital Upconverter with 18-Bit IQ Data Path and 14-Bit DAC |
| 中文描述： | SPECIALTY TELECOM CIRCUIT, PQFP100 |
| 封裝： | ROHS COMPLIANT, MS-026AED-HD, TQFP-100 |
| 文件頁數： | 5/60頁 |
| 文件大小： | 840K |
| 代理商： | AD9957BSVZ-REEL |
第1頁第2頁第3頁第4頁當前第5頁第6頁第7頁第8頁第9頁第10頁第11頁第12頁第13頁第14頁第15頁第16頁第17頁第18頁第19頁第20頁第21頁第22頁第23頁第24頁第25頁第26頁第27頁第28頁第29頁第30頁第31頁第32頁第33頁第34頁第35頁第36頁第37頁第38頁第39頁第40頁第41頁第42頁第43頁第44頁第45頁第46頁第47頁第48頁第49頁第50頁第51頁第52頁第53頁第54頁第55頁第56頁第57頁第58頁第59頁第60頁
AD9957
Parameter
NOISE SPECTRAL DENSITY (NSD)
Single Tone
f
OUT
= 20.1 MHz
f
OUT
= 98.6 MHz
f
OUT
= 201.1 MHz
f
OUT
= 397.8 MHz
TWO-TONE INTERMODULATION DISTORTION (IMD)
f
OUT
= 25 MHz
f
OUT
= 50 MHz
f
OUT
= 100 MHz
MODULATOR CHARACTERISTICS
Input Data
Error Vector Magnitude
Rev. 0 | Page 5 of 60
Test Conditions/Comments
I/Q rate = 62.2 MSPS; 16× interpolation
2.5 Msymbols/s, QPSK, 4× oversampled
270.8333 ksymbols/s, GMSK, 32×
oversampled
2.5 Msymbols/s 256-QAM, 4×
oversampled
Min
Typ
167
162
157
151
82
78
73
0.53
0.77
Max
Unit
dBm/Hz
dBm/Hz
dBm/Hz
dBm/Hz
dBc
dBc
dBc
%
%
0.35
%
WCDMA FDD (TM1), 3.84 MHz Bandwidth,
5 MHz Channel Spacing
Adjacent Channel Leakage Ratio (ACLR)
Carrier Feedthrough
SERIAL PORT TIMING CHARACTERISTICS
Maximum SCLK Frequency
Minimum SCLK Pulse Width
Maximum SCLK Rise/Fall Time
Minimum Data Setup Time to SCLK
Minimum Data Hold Time to SCLK
Maximum Data Valid Time in Read Mode
IO_UPDATE/PS0/PS1/PS2/RT TIMING CHARACTERISTICS
Minimum Pulse Width
IF = 143.88 MHz
Low
High
High
4
4
5
0
1
78
78
70
2
11
dBc
dBc
Mbps
ns
ns
ns
ns
ns
ns
SYNC_CLK
cycle
ns
ns
MHz
ns
ns
ns
ns
SYSCLK cycles
μs
SYSCLK cycles
4
SYSCLK cycles
SYSCLK cycles
Minimum Setup Time to SYNC_CLK
Minimum Hold Time to SYNC_CLK
IQ INPUT TIMING CHARACTERISTICS
Maximum PDCLK Frequency
Minimum IQ Data Setup Time to PDCLK
Minimum IQ Data Hold Time to PDCLK
Minimum TX_ENABLE Setup Time to PDCLK
Minimum TX_ENABLE Hold Time to PDCLK
Minimum TX_ENABLE Pulse Width
MISCELLANEOUS TIMING CHARACTERISTICS
Wake-Up Time
3
Fast Recovery Mode
Full Sleep Mode
Minimum Reset Pulse Width High
DATA LATENCY (PIPELINE DELAY)
Data Latency Single Tone Mode
Frequency, Phase, Amplitude-to-DAC Output
Frequency, Phase-to-DAC Output
Matched latency enabled
Matched latency disabled
2
2
1
2
1
250
1
8
5
91
79
0
150
相關PDF資料 |
PDF描述 |
|---|---|
| AD9957_07 | 1 GSPS Quadrature Digital Upconverter with 18-Bit IQ Data Path and 14-Bit DAC |
| AD9958BCPZ-REEL7 | 2-Channel 500 MSPS DDS with 10-Bit DACs |
| AD9958 | 2-Channel 500 MSPS DDS with 10-Bit DACs |
| AD9958BCPZ | 2-Channel 500 MSPS DDS with 10-Bit DACs |
| AD9970 | 14-Bit CCD Signal Processor with Precision Timing Generator |
相關代理商/技術參數 |
參數描述 |
|---|---|
| AD9957BSVZREEL13 | 制造商:AD 制造商全稱:Analog Devices 功能描述:1 GSPS Quadrature Digital Upconverter w/18-Bit IQ Data Path and 14-Bit DAC |
| AD9958 | 制造商:AD 制造商全稱:Analog Devices 功能描述:2-Channel 500 MSPS DDS with 10-Bit DACs |
| AD9958 PCB | 制造商:Analog Devices 功能描述:EVAL BOARD ((NS)) |
| AD9958/PCB | 制造商:Analog Devices 功能描述:Evaluation Board For 2-Channel 500 MSPS DDS With 10-Bit DACs 制造商:Rochester Electronics LLC 功能描述:- Bulk 制造商:Analog Devices 功能描述:IC 10-BIT DAC DDS |
| AD9958/PCBZ | 功能描述:BOARD EVALUATION FOR AD9958 RoHS:是 類別:編程器，開發系統 >> 評估演示板和套件 系列:AgileRF™ 標準包裝:1 系列:PSoC® 主要目的:電源管理，熱管理 嵌入式:- 已用 IC / 零件:- 主要屬性:- 次要屬性:- 已供物品:板，CD，電源 |
發布緊急采購，3分鐘左右您將得到回復。