- 您現(xiàn)在的位置：買賣IC網(wǎng) > PDF目錄373972 > AD9958BCPZ (ANALOG DEVICES INC) 2-Channel 500 MSPS DDS with 10-Bit DACs PDF資料下載
參數(shù)資料
| 型號(hào)： | AD9958BCPZ |
| 廠商： | ANALOG DEVICES INC |
| 元件分類： | 模擬信號(hào)調(diào)理 |
| 英文描述： | 2-Channel 500 MSPS DDS with 10-Bit DACs |
| 中文描述： | SPECIALTY ANALOG CIRCUIT, QCC56 |
| 封裝： | 8 X 8 MM, LEAD FREE, MO-220-VLLD-2, LFCSP-56 |
| 文件頁數(shù)： | 4/40頁 |
| 文件大小： | 1051K |
| 代理商： | AD9958BCPZ |
第1頁第2頁第3頁當(dāng)前第4頁第5頁第6頁第7頁第8頁第9頁第10頁第11頁第12頁第13頁第14頁第15頁第16頁第17頁第18頁第19頁第20頁第21頁第22頁第23頁第24頁第25頁第26頁第27頁第28頁第29頁第30頁第31頁第32頁第33頁第34頁第35頁第36頁第37頁第38頁第39頁第40頁
AD9958
SPECIFICATIONS
AVDD and DVDD = 1.8 V ± 5%; DVDD_I/O = 3.3 V ± 5%; R
SET
= 1.91 k; external reference clock frequency = 500 MSPS (REF_CLK
multiplier bypassed), unless otherwise noted.
Table 1.
Parameter
Min
REF CLOCK INPUT CHARACTERISTICS
Frequency Range
REF_CLK Multiplier Bypassed
1
REF_CLK Multiplier Enabled
10
Internal VCO Output Frequency Range
VCO Gain Bit Set High
Internal VCO Output Frequency Range
VCO Gain Bit Set Low
1
Crystal REF_CLK Source Range
20
Input Power Sensitivity
5
Input Voltage Bias Level
Input Capacitance
Input Impedance
Duty Cycle w/REF_CLK Multiplier Bypassed
45
Duty Cycle w/REF_CLK Multiplier Enabled
35
CLK Mode Select (Pin 24) Logic 1 Voltage
1.25
CLK Mode Select (Pin 24) Logic 0 Voltage
DAC OUTPUT CHARACTERISTICS
Resolution
Full-Scale Output Current
1.25
Gain Error
10
Channel-to-Channel Output Amplitude Matching Error
–2.5
Output Current Offset
Differential Nonlinearity
Integral Nonlinearity
Output Capacitance
Voltage Compliance Range
AVDD – 0.50
Channel-to-Channel Isolation
72
Rev. 0 | Page 4 of 40
Typ
Max
500
125
500
Unit
MHz
MHz
MHz
Test Conditions/Comments
See
Figure 33
and
Figure 34
255
100
160
MHz
1.15
2
1500
1
±0.5
±1.0
3
30
3
55
65
1.8
0.5
10
10
10
2.5
25
AVDD + 0.50
MHz
dBm
V
pF
%
%
V
V
Bits
mA
%FS
%
μA
LSB
LSB
pF
V
dB
Measured at the pin (single-ended)
1.8V digital input logic
1.8 V digital input logic
Must be referenced to AVDD
DAC supplies tied together
(see
Figure 21
)
The frequency range for wideband SFDR
is defined as dc to Nyquist
WIDEBAND SFDR
1 to 20 MHz Analog Out
20 to 60 MHz Analog Out
60 to 100 MHz Analog Out
100 to 150 MHz Analog Out
150 to 200 MHz Analog Out
NARROWBAND SFDR
1.1 MHz Analog Out (
±
10 kHz)
1.1 MHz Analog Out (
±
50 kHz)
1.1 MHz Analog Out (
±
250 kHz)
1.1 MHz Analog Out (
±
1 MHz)
15.1 MHz Analog Out (
±
10 kHz)
15.1 MHz Analog Out (
±
50 kHz)
15.1 MHz Analog Out (
±
250 kHz)
15.1 MHz Analog Out (
±
1 MHz)
40.1 MHz Analog Out (
±
10 kHz)
40.1 MHz Analog Out (
±
50 kHz)
40.1 MHz Analog Out (
±
250 kHz)
40.1 MHz Analog Out (
±
1 MHz)
75.1 MHz Analog Out (
±
10 kHz)
65
62
59
56
53
90
88
86
85
90
87
85
83
90
87
84
82
87
dBc
dBc
dBc
dBc
dBc
dBc
dBc
dBc
dBc
dBc
dBc
dBc
dBc
dBc
dBc
dBc
dBc
dBc
相關(guān)PDF資料 |
PDF描述 |
|---|---|
| AD9970 | 14-Bit CCD Signal Processor with Precision Timing Generator |
| AD9971 | 12-Bit CCD Signal Processor with Precision Timing |
| AD9973 | Dual-Channel, 14-Bit CCD Signal Processor with Precision Timing⑩ Core |
| AD9974 | Dual-Channel, 14-Bit, CCD Signal Processor with Precision Timing⑩ Core |
| AD9975ABSTRL | Broadband Modem Mixed-Signal Front End |
相關(guān)代理商/技術(shù)參數(shù) |
參數(shù)描述 |
|---|---|
| AD9958BCPZ-REEL7 | 功能描述:IC DDS DUAL 10BIT DAC 56LFCSP RoHS:是 類別:集成電路 (IC) >> 接口 - 直接數(shù)字合成 (DDS) 系列:- 產(chǎn)品變化通告:Product Discontinuance 27/Oct/2011 標(biāo)準(zhǔn)包裝:2,500 系列:- 分辨率（位）:10 b 主 fclk:25MHz 調(diào)節(jié)字寬（位）:32 b 電源電壓:2.97 V ~ 5.5 V 工作溫度:-40°C ~ 85°C 安裝類型:表面貼裝 封裝/外殼:16-TSSOP（0.173"，4.40mm 寬） 供應(yīng)商設(shè)備封裝:16-TSSOP 包裝:帶卷 (TR) |
| AD9959 | 制造商:AD 制造商全稱:Analog Devices 功能描述:4 Channel 500MSPS DDS with 10-bit DACs |
| AD9959/PCBZ | 功能描述:BOARD EVALUATION FOR AD9959 RoHS:是 類別:編程器，開發(fā)系統(tǒng) >> 評(píng)估演示板和套件 系列:- 標(biāo)準(zhǔn)包裝:1 系列:PSoC® 主要目的:電源管理，熱管理 嵌入式:- 已用 IC / 零件:- 主要屬性:- 次要屬性:- 已供物品:板，CD，電源 |
| AD9959/PCBZ | 制造商:Analog Devices 功能描述:AD9959, DDS, DAC, GUI, USB, EVALUATION B |
| AD9959/PCBZ1 | 制造商:AD 制造商全稱:Analog Devices 功能描述:4-Channel, 500 MSPS DDS with 10-Bit DACs |
發(fā)布緊急采購(gòu)，3分鐘左右您將得到回復(fù)。