- 您現(xiàn)在的位置：買賣IC網(wǎng) > PDF目錄373972 > AD9958BCPZ (ANALOG DEVICES INC) 2-Channel 500 MSPS DDS with 10-Bit DACs PDF資料下載
參數(shù)資料
| 型號： | AD9958BCPZ |
| 廠商： | ANALOG DEVICES INC |
| 元件分類： | 模擬信號調(diào)理 |
| 英文描述： | 2-Channel 500 MSPS DDS with 10-Bit DACs |
| 中文描述： | SPECIALTY ANALOG CIRCUIT, QCC56 |
| 封裝： | 8 X 8 MM, LEAD FREE, MO-220-VLLD-2, LFCSP-56 |
| 文件頁數(shù)： | 6/40頁 |
| 文件大小： | 1051K |
| 代理商： | AD9958BCPZ |
第1頁第2頁第3頁第4頁第5頁當前第6頁第7頁第8頁第9頁第10頁第11頁第12頁第13頁第14頁第15頁第16頁第17頁第18頁第19頁第20頁第21頁第22頁第23頁第24頁第25頁第26頁第27頁第28頁第29頁第30頁第31頁第32頁第33頁第34頁第35頁第36頁第37頁第38頁第39頁第40頁
AD9958
Parameter
Residual Phase Noise @ 15.1 MHz (f
OUT
)
w/REF_CLK Multiplier Enabled 20×
@ 1 kHz Offset
@ 10 kHz Offset
@ 100 kHz Offset
@ 1 MHz Offset
Residual Phase Noise @ 40.1 MHz (f
OUT
)
w/REF_CLK Multiplier Enabled 20×
@ 1 kHz Offset
@ 10 kHz Offset
@ 100 kHz Offset
@ 1 MHz Offset
Residual Phase Noise @ 75.1 MHz (f
OUT
) w/REF_CLK
Multiplier Enabled 20×
@ 1 kHz Offset
@ 10 kHz Offset
@ 100 kHz Offset
@ 1 MHz Offset
Residual Phase Noise @ 100.3 MHz (f
OUT
) w/REF_CLK
Multiplier Enabled 20×
@ 1 kHz Offset
@ 10 kHz Offset
@ 100 kHz Offset
@ 1 MHz Offset
SERIAL PORT TIMING CHARACTERISTICS
Maximum Frequency Serial Clock (SCLK)
Minimum SCLK Pulse Width Low (t
PWL
)
Minimum SCLK Pulse Width High (t
PWH
)
Minimum Data Set-Up Time (t
DS
)
Minimum Data Hold Time
Minimum CSB Set-Up Time (t
PRE
)
Minimum Data Valid Time for Read Operation
MISCELLANEOUS TIMING CHARACTERISTICS
Master_Reset Minimum Pulse Width
I/O_Update Minimum Pulse Width
Minimum Set-Up Time (I/O_Update to SYNC_CLK)
Minimum Hold Time (I/O_Update to SYNC_CLK)
Minimum Set-Up Time (Profile Inputs to SYNC_CLK)
Minimum Hold Time (Profile Inputs to SYNC_CLK)
Minimum Set-Up Time (SDIO Inputs to SYNC_CLK)
Minimum Hold Time (SDIO Inputs to SYNC_CLK)
Propagation Time Between REF_CLK and SYNC_CLK
CMOS LOGIC INPUTS
V
IH
V
IL
Logic 1 Current
Logic 0 Current
Input Capacitance
CMOS LOGIC OUTPUTS (1 mA Load)
V
OH
V
OL
POWER SUPPLY
Total Power Dissipation
—
Both Channels On, Single-
Tone Mode
Total Power Dissipation
—
Both Channels On, with
Sweep Accumulator
Total Power Dissipation
—
Full Power Down
IAVDD
—
Both Channels On, Single Tone Mode
Rev. 0 | Page 6 of 40
Min
Typ
Max
Unit
Test Conditions/Comments
–127
–136
–139
–138
dBc/Hz
dBc/Hz
dBc/Hz
dBc/Hz
–117
–128
–132
–130
dBc/Hz
dBc/Hz
dBc/Hz
dBc/Hz
–110
–121
–125
–123
dBc/Hz
dBc/Hz
dBc/Hz
dBc/Hz
1.6
2.2
2.2
0
1.0
12
1
1
4.8
0
5.4
0
2.5
0
2.25
2.0
2.7
–107
–119
–121
–119
3.5
3
12
2
315
200
5.5
0.8
12
0.4
380
dBc/Hz
dBc/Hz
dBc/Hz
dBc/Hz
MHz
ns
ns
ns
ns
ns
ns
ns
ns
ns
ns
ns
ns
ns
V
V
μA
μA
pF
V
V
mW
Min pulse width = 1 sync clock period
Min pulse width = 1 sync clock period
Rising edge to rising edge
Rising edge to rising edge
Dominated by supply variation
350
420
mW
Dominated by supply variation
13
90
105
mW
mA
相關(guān)PDF資料 |
PDF描述 |
|---|---|
| AD9970 | 14-Bit CCD Signal Processor with Precision Timing Generator |
| AD9971 | 12-Bit CCD Signal Processor with Precision Timing |
| AD9973 | Dual-Channel, 14-Bit CCD Signal Processor with Precision Timing⑩ Core |
| AD9974 | Dual-Channel, 14-Bit, CCD Signal Processor with Precision Timing⑩ Core |
| AD9975ABSTRL | Broadband Modem Mixed-Signal Front End |
相關(guān)代理商/技術(shù)參數(shù) |
參數(shù)描述 |
|---|---|
| AD9958BCPZ-REEL7 | 功能描述:IC DDS DUAL 10BIT DAC 56LFCSP RoHS:是 類別:集成電路 (IC) >> 接口 - 直接數(shù)字合成 (DDS) 系列:- 產(chǎn)品變化通告:Product Discontinuance 27/Oct/2011 標準包裝:2,500 系列:- 分辨率（位）:10 b 主 fclk:25MHz 調(diào)節(jié)字寬（位）:32 b 電源電壓:2.97 V ~ 5.5 V 工作溫度:-40°C ~ 85°C 安裝類型:表面貼裝 封裝/外殼:16-TSSOP（0.173"，4.40mm 寬） 供應商設(shè)備封裝:16-TSSOP 包裝:帶卷 (TR) |
| AD9959 | 制造商:AD 制造商全稱:Analog Devices 功能描述:4 Channel 500MSPS DDS with 10-bit DACs |
| AD9959/PCBZ | 功能描述:BOARD EVALUATION FOR AD9959 RoHS:是 類別:編程器，開發(fā)系統(tǒng) >> 評估演示板和套件 系列:- 標準包裝:1 系列:PSoC® 主要目的:電源管理，熱管理 嵌入式:- 已用 IC / 零件:- 主要屬性:- 次要屬性:- 已供物品:板，CD，電源 |
| AD9959/PCBZ | 制造商:Analog Devices 功能描述:AD9959, DDS, DAC, GUI, USB, EVALUATION B |
| AD9959/PCBZ1 | 制造商:AD 制造商全稱:Analog Devices 功能描述:4-Channel, 500 MSPS DDS with 10-Bit DACs |
發(fā)布緊急采購，3分鐘左右您將得到回復。