Revision 13 2-67 Table 2-121 Parameter Definition and Measuring Nodes Parameter Name Parameter Definition Mea" />

欧美成人免费电影,国产欧美一区二区三区精品酒店,精品国产a毛片,色网在线免费观看

參數資料
型號: AGLE600V2-FGG484
廠商: Microsemi SoC
文件頁數: 147/166頁
文件大小: 0K
描述: IC FPGA IGLOOE 1.2-1.5V 484FPBG
標準包裝: 60
系列: IGLOOe
邏輯元件/單元數: 13824
RAM 位總計: 110592
輸入/輸出數: 270
門數: 600000
電源電壓: 1.14 V ~ 1.575 V
安裝類型: 表面貼裝
工作溫度: 0°C ~ 70°C
封裝/外殼: 484-BGA
供應商設備封裝: 484-FPBGA(23x23)
其它名稱: 1100-1119
IGLOOe Low Power Flash FPGAs
Revision 13
2-67
Table 2-121 Parameter Definition and Measuring Nodes
Parameter Name
Parameter Definition
Measuring Nodes
(from, to)*
tOCLKQ
Clock-to-Q of the Output Data Register
H, DOUT
tOSUD
Data Setup Time for the Output Data Register
F, H
tOHD
Data Hold Time for the Output Data Register
F, H
tOSUE
Enable Setup Time for the Output Data Register
G, H
tOHE
Enable Hold Time for the Output Data Register
G, H
tOPRE2Q
Asynchronous Preset-to-Q of the Output Data Register
L, DOUT
tOREMPRE
Asynchronous Preset Removal Time for the Output Data Register
L, H
tORECPRE
Asynchronous Preset Recovery Time for the Output Data Register
L, H
tOECLKQ
Clock-to-Q of the Output Enable Register
H, EOUT
tOESUD
Data Setup Time for the Output Enable Register
J, H
tOEHD
Data Hold Time for the Output Enable Register
J, H
tOESUE
Enable Setup Time for the Output Enable Register
K, H
tOEHE
Enable Hold Time for the Output Enable Register
K, H
tOEPRE2Q
Asynchronous Preset-to-Q of the Output Enable Register
I, EOUT
tOEREMPRE
Asynchronous Preset Removal Time for the Output Enable Register
I, H
tOERECPRE
Asynchronous Preset Recovery Time for the Output Enable Register
I, H
tICLKQ
Clock-to-Q of the Input Data Register
A, E
tISUD
Data Setup Time for the Input Data Register
C, A
tIHD
Data Hold Time for the Input Data Register
C, A
tISUE
Enable Setup Time for the Input Data Register
B, A
tIHE
Enable Hold Time for the Input Data Register
B, A
tIPRE2Q
Asynchronous Preset-to-Q of the Input Data Register
D, E
tIREMPRE
Asynchronous Preset Removal Time for the Input Data Register
D, A
tIRECPRE
Asynchronous Preset Recovery Time for the Input Data Register
D, A
Note: See Figure 2-26 on page 2-66 for more information.
相關PDF資料
PDF描述
AIML-0603-56NK-T INDUCTOR MULTILAYER 56NH 0603
HAZ151MBACRBKR CAP CER 150PF 1KV 20% RADIAL
HAZ151MBABREKR CAP CER 150PF 1KV 20% RADIAL
8-1624112-7 INDUCTOR .11UH 5% 0603
TAP476K020CRW CAP TANT 47UF 20V 10% RADIAL
相關代理商/技術參數
參數描述
AGLE600V2-FGG484I 功能描述:IC FPGA 1KB FLASH 600K 484-FBGA RoHS:是 類別:集成電路 (IC) >> 嵌入式 - FPGA(現場可編程門陣列) 系列:IGLOOe 產品培訓模塊:Three Reasons to Use FPGA's in Industrial Designs Cyclone IV FPGA Family Overview 特色產品:Cyclone? IV FPGAs 標準包裝:60 系列:CYCLONE® IV GX LAB/CLB數:9360 邏輯元件/單元數:149760 RAM 位總計:6635520 輸入/輸出數:270 門數:- 電源電壓:1.16 V ~ 1.24 V 安裝類型:表面貼裝 工作溫度:0°C ~ 85°C 封裝/外殼:484-BGA 供應商設備封裝:484-FBGA(23x23)
AGLE600V2-FGG896 制造商:ACTEL 制造商全稱:Actel Corporation 功能描述:IGLOOe Low-Power Flash FPGAs with Flash Freeze Technology
AGLE600V2-FGG896ES 制造商:ACTEL 制造商全稱:Actel Corporation 功能描述:IGLOOe Low-Power Flash FPGAs with Flash Freeze Technology
AGLE600V2-FGG896I 制造商:ACTEL 制造商全稱:Actel Corporation 功能描述:IGLOOe Low-Power Flash FPGAs with Flash Freeze Technology
AGLE600V2-FGG896PP 制造商:ACTEL 制造商全稱:Actel Corporation 功能描述:IGLOOe Low-Power Flash FPGAs with Flash Freeze Technology
主站蜘蛛池模板: 吉安县| 张北县| 政和县| 广平县| 上栗县| 遂昌县| 新竹市| 西盟| 五常市| 平遥县| 江门市| 虎林市| 蕉岭县| 库尔勒市| 南宁市| 龙泉市| 榕江县| 元谋县| 远安县| 临朐县| 南雄市| 盐津县| 色达县| 龙里县| 江山市| 平邑县| 靖西县| 昌图县| 延川县| 云龙县| 巴里| 顺昌县| 云梦县| 平度市| 酒泉市| 定边县| 平湖市| 合川市| 南宁市| 龙泉市| 聊城市|