- 您現在的位置：買賣IC網 > PDF目錄98238 > TLC320AC01CPM (TEXAS INSTRUMENTS INC) SPECIALTY ANALOG CIRCUIT, PQFP64 PDF資料下載
參數資料
| 型號： | TLC320AC01CPM |
| 廠商： | TEXAS INSTRUMENTS INC |
| 元件分類： | 模擬信號調理 |
| 英文描述： | SPECIALTY ANALOG CIRCUIT, PQFP64 |
| 封裝： | PLASTIC, QFP-64 |
| 文件頁數： | 40/93頁 |
| 文件大小： | 601K |
| 代理商： | TLC320AC01CPM |
第1頁第2頁第3頁第4頁第5頁第6頁第7頁第8頁第9頁第10頁第11頁第12頁第13頁第14頁第15頁第16頁第17頁第18頁第19頁第20頁第21頁第22頁第23頁第24頁第25頁第26頁第27頁第28頁第29頁第30頁第31頁第32頁第33頁第34頁第35頁第36頁第37頁第38頁第39頁當前第40頁第41頁第42頁第43頁第44頁第45頁第46頁第47頁第48頁第49頁第50頁第51頁第52頁第53頁第54頁第55頁第56頁第57頁第58頁第59頁第60頁第61頁第62頁第63頁第64頁第65頁第66頁第67頁第68頁第69頁第70頁第71頁第72頁第73頁第74頁第75頁第76頁第77頁第78頁第79頁第80頁第81頁第82頁第83頁第84頁第85頁第86頁第87頁第88頁第89頁第90頁第91頁第92頁第93頁
3–8
3.6
Timing Requirements and Specifications in Master Mode
3.6.1
Recommended Input Timing Requirements for Master Mode, VDD = 5 V
MIN
NOM
MAX
UNIT
tr(MCLK)
Master clock rise time
5
ns
tf(MCLK)
Master clock fall time
5
ns
Master clock duty cycle
40%
60%
tw(RESET)
RESET pulse duration
1 MCLK
tsu(DIN)
DIN setup time before SCLK low (see Figure 4–2)
25
ns
th(DIN)
DIN hold time after SCLK low (see Figure 4–2)
20
ns
3.6.2
Operating Characteristics Over Recommended Range of Operating Free-Air
Temperature, VDD = 5 V (Unless Otherwise Noted) (see Note 23)
PARAMETER
MIN
TYP
MAX
UNIT
tf(SCLK)
Shift clock fall time (see Figure 4–2)
13
18
ns
tr(SCLK)
Shift clock rise time (see Figure 4–2)
13
18
ns
Shift clock duty cycle
45%
55%
td(CH-FL)
Delay time from SCLK high to FSD low
(see Figures 4–2 and 4–4 and Note 24)
5
15
ns
td(CH-FH)
Delay time from SCLK high to FS high (see Figure 4–2)
5
20
ns
td(CH-DOUT)
Delay time from SCLK high to DOUT valid
(see Figures 4–2 and 4–7)
20
ns
td(CH-DOUTZ)
Delay time from SCLK
↑ to DOUT in high-impedance state
(see Figure 4–8)
20
ns
td(ML-EL)
Delay time from MCLK low to EOC low (see Figure 4–9)
40
ns
td(ML-EH)
Delay time from MCLK low to EOC high (see Figure 4–9)
40
ns
tf(EL)
EOC fall time (see Figure 4–9)
13
ns
tr(EH)
EOC rise time (see Figure 4–9)
13
ns
td(MH-CH)
Delay time from MCLK high to SCLK high
50
ns
td(MH-CL)
Delay time from MCLK high to SCLK low
50
ns
All typical values are at VDD = 5 V and TA = 25°C.
NOTES: 23. All timing specifications are valid with CL = 20 pF.
24. FSD occurs 1/2 shift-clock cycle ahead of FS when the device is operating in the master mode.
相關PDF資料 |
PDF描述 |
|---|---|
| TLC320AC01CFN | SPECIALTY ANALOG CIRCUIT, PQCC28 |
| TLC320AC02IFN | SPECIALTY ANALOG CIRCUIT, PQCC28 |
| TLC320AC02CPMR | SPECIALTY ANALOG CIRCUIT, PQFP64 |
| TLC320AC02IPM | SPECIALTY ANALOG CIRCUIT, PQFP64 |
| TLC320AC02IFNR | SPECIALTY ANALOG CIRCUIT, PQCC28 |
相關代理商/技術參數 |
參數描述 |
|---|---|
| TLC320AC01CPMR | 功能描述:接口—CODEC Single Ch Codec-BW RoHS:否 制造商:Texas Instruments 類型: 分辨率: 轉換速率:48 kSPs 接口類型:I2C ADC 數量:2 DAC 數量:4 工作電源電壓:1.8 V, 2.1 V, 2.3 V to 5.5 V 最大工作溫度:+ 85 C 安裝風格:SMD/SMT 封裝 / 箱體:DSBGA-81 封裝:Reel |
| TLC320AC02 | 制造商:TI 制造商全稱:Texas Instruments 功能描述:Single-Supply Analog Interface Circuit |
| TLC320AC02C | 制造商:TI 制造商全稱:Texas Instruments 功能描述:Single-Supply Analog Interface Circuit |
| TLC320AC02CFN | 功能描述:接口—CODEC SNGL CH Codec Bandwidth Indpendent RoHS:否 制造商:Texas Instruments 類型: 分辨率: 轉換速率:48 kSPs 接口類型:I2C ADC 數量:2 DAC 數量:4 工作電源電壓:1.8 V, 2.1 V, 2.3 V to 5.5 V 最大工作溫度:+ 85 C 安裝風格:SMD/SMT 封裝 / 箱體:DSBGA-81 封裝:Reel |
| TLC320AC02CFNR | 功能描述:接口—CODEC SNGL CH Codec Bandwidth Indpendent RoHS:否 制造商:Texas Instruments 類型: 分辨率: 轉換速率:48 kSPs 接口類型:I2C ADC 數量:2 DAC 數量:4 工作電源電壓:1.8 V, 2.1 V, 2.3 V to 5.5 V 最大工作溫度:+ 85 C 安裝風格:SMD/SMT 封裝 / 箱體:DSBGA-81 封裝:Reel |
發布緊急采購，3分鐘左右您將得到回復。