- 您現在的位置：買賣IC網 > PDF目錄374032 > ADSP-21160M (Analog Devices, Inc.) DSP Microcomputer PDF資料下載
參數資料
| 型號： | ADSP-21160M |
| 廠商： | Analog Devices, Inc. |
| 元件分類： | 數字信號處理 |
| 英文描述： | DSP Microcomputer |
| 中文描述： | DSP微機 |
| 文件頁數： | 32/53頁 |
| 文件大?。?/td> | 696K |
| 代理商： | ADSP-21160M |
第1頁第2頁第3頁第4頁第5頁第6頁第7頁第8頁第9頁第10頁第11頁第12頁第13頁第14頁第15頁第16頁第17頁第18頁第19頁第20頁第21頁第22頁第23頁第24頁第25頁第26頁第27頁第28頁第29頁第30頁第31頁當前第32頁第33頁第34頁第35頁第36頁第37頁第38頁第39頁第40頁第41頁第42頁第43頁第44頁第45頁第46頁第47頁第48頁第49頁第50頁第51頁第52頁第53頁
ADSP-21160M
–
32
–
REV. 0
DMA Handshake
These specifications describe the three DMA handshake
modes. In all three modes DMAR is used to initiate trans-
fers. For handshake mode, DMAG controls the latching or
enabling of data externally. For external handshake mode,
the data transfer is controlled by the ADDR31
–
0, RDx,
WRx, PAGE, MS3
–
0, ACK, and DMAG signals. For Paced
Master mode, the data transfer is controlled by ADDR31
–
0,
RDx, WRx, MS3
–
0, and ACK (not DMAG). For Paced
Master mode, the Memory Read-Bus Master, Memory
Write-Bus Master, and Synchronous Read/Write-Bus
Master timing specifications for ADDR31
–
0, RDx, WRx,
MS3
–
0, PAGE, DATA63
–
0, and ACK also apply.
Table 17. DMA Handshake
Parameter
Timing Requirements:
t
SDRC
t
WDR
t
SDATDGL
t
HDATIDG
t
DATDRH
t
DMARLL
t
DMARH
Switching Characteristics:
t
DDGL
t
WDGH
t
WDGL
t
HDGC
t
VDATDGH
t
DATRDGH
t
DGWRL
t
DGWRH
t
DGWRR
t
DGRDL
t
DRDGH
t
DGRDR
t
DGWR
Min
Max
Unit
DMARx Setup Before CLKIN
1
DMARx Width Low (Nonsynchronous)
2
Data Setup After DMAGx Low
3
Data Hold After DMAGx High
Data Valid After DMARx High
3
DMARx Low Edge to Low Edge
4
DMARx Width High
2
3
t
CCLK
+4.5
ns
ns
ns
ns
ns
ns
ns
0.75t
CK
–
7
2
t
CK
+10
t
CK
t
CCLK
+4.5
DMAGx Low Delay After CLKIN
DMAGx High Width
DMAGx Low Width
DMAGx High Delay After CLKIN
Data Valid Before DMAGx High
5
Data Disable After DMAGx High
6
WRx Low Before DMAGx Low
DMAGx Low Before WRx High
WRx High Before DMAGx High
7
RDx Low Before DMAGx Low
RDx Low Before DMAGx High
RDx High Before DMAGx High
7
DMAGx High to WRx, RDx, DMAGx
Low
Address/Select Valid to DMAGx High
Address/Select Hold after DMAGx High
W = (number of wait states specified in WAIT register) t
CK
.
HI = t
CK
(if data bus idle cycle occurs, as specified in WAIT register; otherwise HI = 0).
0.25t
CCLK
+1
0.5t
CCLK
–
1+HI
t
CK
–
0.5t
CCLK
–
1
t
CK
–
0.25t
CCLK
+1.5
t
CK
–
0.25t
CCLK
–
8
0.25t
CCLK
–
3
–
1.5
t
CK
–
0.5t
CCLK
–
2+W
–
1.5
–
1.5
t
CK
–
0.5t
CCLK
–
2+W
–
1.5
0.5t
CCLK
–
2+HI
0.25t
CCLK
+9
ns
ns
ns
ns
ns
ns
ns
ns
ns
ns
ns
ns
ns
t
CK
–
0.25t
CCLK
+9
t
CK
–
0.25t
CCLK
+5
0.25t
CCLK
+1.5
2
2
2
2
t
DADGH
t
DDGHA
18
1
ns
ns
1
Only required for recognition in the current cycle.
2
Maximum throughput using DMARx/DMAGx handshaking equals t
WDR
+ t
DMARH
= (t
CCLK
+4.5) + (t
CCLK
+4.5)=34ns (29.4 MHz). This throughput limit
applies to non-synchronous access mode only.
3
t
is the data setup requirement if DMARx is not being used to hold off completion of a write. Otherwise, if DMARx low holds off completion of
the write, the data can be driven t
DATDRH
after DMARx is brought high.
4
Use t
DMARLL
if DMARx transitions synchronous with CLKIN. Otherwise, use t
WDR
and t
DMARH
.
5
t
VDATDGH
is valid if DMARx is not being used to hold off completion of a read. If DMARx is used to prolong the read, then
t
VDATDGH
= t
CK
–
.25t
CCLK
–
8 + (n
×
t
CK
) where n equals the number of extra cycles that the access is prolonged.
6
See
Example System Hold Time Calculation on page 44
for calculation of hold times given capacitive and dc loads.
7
This parameter applies for synchronous access mode only.
相關PDF資料 |
PDF描述 |
|---|---|
| ADSP-21160MKB-80 | DSP Microcomputer |
| ADSP-21160NKB-95 | DSP Microcomputer |
| ADSP-21160N | Cap-Free, NMOS, 150mA Low Dropout Regulator with Reverse Current Protection |
| ADSP-21160NCB-TBD | Cap-Free, NMOS, 150mA Low Dropout Regulator with Reverse Current Protection |
| ADSP-21161N | DSP Microcomputer |
相關代理商/技術參數 |
參數描述 |
|---|---|
| ADSP-21160MKB-80 | 功能描述:IC DSP CONTROLLER 32BIT 400 BGA RoHS:否 類別:集成電路 (IC) >> 嵌入式 - DSP（數字式信號處理器） 系列:SHARC® 標準包裝:2 系列:StarCore 類型:SC140 內核 接口:DSI，以太網，RS-232 時鐘速率:400MHz 非易失內存:外部 芯片上RAM:1.436MB 電壓 - 輸入/輸出:3.30V 電壓 - 核心:1.20V 工作溫度:-40°C ~ 105°C 安裝類型:表面貼裝 封裝/外殼:431-BFBGA，FCBGA 供應商設備封裝:431-FCPBGA（20x20） 包裝:托盤 |
| ADSP-21160MKBZ-80 | 功能描述:IC DSP CONTROLLER 32BIT 400 BGA RoHS:是 類別:集成電路 (IC) >> 嵌入式 - DSP（數字式信號處理器） 系列:SHARC® 標準包裝:2 系列:StarCore 類型:SC140 內核 接口:DSI，以太網，RS-232 時鐘速率:400MHz 非易失內存:外部 芯片上RAM:1.436MB 電壓 - 輸入/輸出:3.30V 電壓 - 核心:1.20V 工作溫度:-40°C ~ 105°C 安裝類型:表面貼裝 封裝/外殼:431-BFBGA，FCBGA 供應商設備封裝:431-FCPBGA（20x20） 包裝:托盤 |
| ADSP-21160N | 制造商:AD 制造商全稱:Analog Devices 功能描述:DSP Microcomputer |
| ADSP-21160NCB-100 | 功能描述:IC DSP CONTROLLER 32BIT 400BGA RoHS:否 類別:集成電路 (IC) >> 嵌入式 - DSP（數字式信號處理器） 系列:SHARC® 標準包裝:2 系列:StarCore 類型:SC140 內核 接口:DSI，以太網，RS-232 時鐘速率:400MHz 非易失內存:外部 芯片上RAM:1.436MB 電壓 - 輸入/輸出:3.30V 電壓 - 核心:1.20V 工作溫度:-40°C ~ 105°C 安裝類型:表面貼裝 封裝/外殼:431-BFBGA，FCBGA 供應商設備封裝:431-FCPBGA（20x20） 包裝:托盤 |
| ADSP-21160NCB-TBD | 制造商:AD 制造商全稱:Analog Devices 功能描述:DSP Microcomputer |
發布緊急采購，3分鐘左右您將得到回復。