- 您現(xiàn)在的位置：買賣IC網(wǎng) > PDF目錄374033 > ADSP-21363 (Analog Devices, Inc.) SHARC Processor PDF資料下載
參數(shù)資料
| 型號： | ADSP-21363 |
| 廠商： | Analog Devices, Inc. |
| 英文描述： | SHARC Processor |
| 中文描述： | SHARC處理器 |
| 文件頁數(shù)： | 26/44頁 |
| 文件大小： | 396K |
| 代理商： | ADSP-21363 |
第1頁第2頁第3頁第4頁第5頁第6頁第7頁第8頁第9頁第10頁第11頁第12頁第13頁第14頁第15頁第16頁第17頁第18頁第19頁第20頁第21頁第22頁第23頁第24頁第25頁當前第26頁第27頁第28頁第29頁第30頁第31頁第32頁第33頁第34頁第35頁第36頁第37頁第38頁第39頁第40頁第41頁第42頁第43頁第44頁
Rev. PrA
|
Page 26 of 44
|
September 2004
ADSP-21363
Preliminary Technical Data
Memory Write—Parallel Port
Use these specifications for asynchronous interfacing to memo-
ries (and memory-mapped peripherals) when the
ADSP-21363 is accessing external memory space.
Table 22. 8-bit Memory Write Cycle
Parameter
Switching Characteristics:
t
ALEW
t
ADAS
1
t
ALERW
t
RWALE
t
WRH
t
ADAH
1
t
WW
t
ADWL
t
ADWH
t
DWS
t
DWH
t
DAWH
D = (Data Cycle Duration = the value set by the PPDUR bits (5–1) in the PPCTL register) × t
PCLK
H = t
PCLK
(if a hold cycle is specified, else H = 0)
F = 7 x t
PCLK
(if FLASH_MODE is set else F = 0)
1
On reset, ALE is an active high cycle. However, it can be configured by software to be active low.
Min
Max
Unit
ALE Pulse Width
Address/Data 15–0 Setup Before ALE Deasserted
ALE Deasserted to Read/Write Asserted
Write Deasserted to ALE Asserted
Delay Between WR Rising Edge to next WR Falling Edge
Address/Data 15–0 Hold After ALE Deasserted
WR Pulse Width
Address/Data 15–8 to WR Low
Address/Data 15–8 Hold After WR High
Address/Data 7–0 Setup Before WR High
Address/Data 7–0 Hold After WR High
Address/Data to WR High
2 × t
PCLK
– 2
t
PCLK
– 2.5
2 × t
PCLK
– 2
H + 0.5
F + H + t
PCLK
– 2
t
PCLK
– 0.5
D – F – 2
t
PCLK
– 1.5
H
D – F + t
PCLK
– 4
H
D – F + t
PCLK
– 4
ns
ns
ns
ns
ns
ns
ns
ns
ns
ns
ns
ns
Figure 19. Write Cycle For 8-Bit Memory Timing
AD15-8
VALID
ADDRESS
VALID ADDRESS
t
ADAS
AD7-0
ALE
RD
WR
t
ADAH
t
ADWH
t
ADWL
VALID DATA
t
DAWH
t
WRH
t
RWALE
VALID
ADDRESS
VALID DATA
t
ALEW
t
ALERW
t
WW
t
DWS
t
DWH
VALID ADDRESS
相關PDF資料 |
PDF描述 |
|---|---|
| ADSP-21363SBBC-ENG | SHARC Processor |
| ADSP-21363SBBCZENG | SHARC Processor |
| ADSP-21364 | SHARC Processor |
| ADSP-21364SBBC-ENG | SHARC Processor |
| ADSP-21364SBBCZENG | SHARC Processor |
相關代理商/技術參數(shù) |
參數(shù)描述 |
|---|---|
| ADSP-21363BBC-1AA | 功能描述:IC DSP 32BIT 333MHZ 136-CSPBGA RoHS:否 類別:集成電路 (IC) >> 嵌入式 - DSP（數(shù)字式信號處理器） 系列:SHARC® 標準包裝:2 系列:StarCore 類型:SC140 內(nèi)核 接口:DSI，以太網(wǎng)，RS-232 時鐘速率:400MHz 非易失內(nèi)存:外部 芯片上RAM:1.436MB 電壓 - 輸入/輸出:3.30V 電壓 - 核心:1.20V 工作溫度:-40°C ~ 105°C 安裝類型:表面貼裝 封裝/外殼:431-BFBGA，F(xiàn)CBGA 供應商設備封裝:431-FCPBGA（20x20） 包裝:托盤 |
| ADSP-21363BBCZ1AA | 制造商:Analog Devices 功能描述:- Trays |
| ADSP-21363BBCZ-1AA | 功能描述:IC DSP 32BIT 333MHZ 136CSPBGA RoHS:是 類別:集成電路 (IC) >> 嵌入式 - DSP（數(shù)字式信號處理器） 系列:SHARC® 標準包裝:40 系列:TMS320DM64x, DaVinci™ 類型:定點 接口:I²C，McASP，McBSP 時鐘速率:400MHz 非易失內(nèi)存:外部 芯片上RAM:160kB 電壓 - 輸入/輸出:3.30V 電壓 - 核心:1.20V 工作溫度:0°C ~ 90°C 安裝類型:表面貼裝 封裝/外殼:548-BBGA，F(xiàn)CBGA 供應商設備封裝:548-FCBGA（27x27） 包裝:托盤 配用:TMDSDMK642-0E-ND - DEVELPER KIT W/NTSC CAMERA296-23038-ND - DSP STARTER KIT FOR TMS320C6416296-23059-ND - FLASHBURN PORTING KIT296-23058-ND - EVAL MODULE FOR DM642TMDSDMK642-ND - DEVELOPER KIT W/NTSC CAMERA |
| adsp-21363bsqz-1aa | 制造商:Analog Devices 功能描述: |
| ADSP-21363BSWZ-1AA | 功能描述:IC DSP 32BIT 333MHZ EPAD 144LQFP RoHS:是 類別:集成電路 (IC) >> 嵌入式 - DSP（數(shù)字式信號處理器） 系列:SHARC® 標準包裝:40 系列:TMS320DM64x, DaVinci™ 類型:定點 接口:I²C，McASP，McBSP 時鐘速率:400MHz 非易失內(nèi)存:外部 芯片上RAM:160kB 電壓 - 輸入/輸出:3.30V 電壓 - 核心:1.20V 工作溫度:0°C ~ 90°C 安裝類型:表面貼裝 封裝/外殼:548-BBGA，F(xiàn)CBGA 供應商設備封裝:548-FCBGA（27x27） 包裝:托盤 配用:TMDSDMK642-0E-ND - DEVELPER KIT W/NTSC CAMERA296-23038-ND - DSP STARTER KIT FOR TMS320C6416296-23059-ND - FLASHBURN PORTING KIT296-23058-ND - EVAL MODULE FOR DM642TMDSDMK642-ND - DEVELOPER KIT W/NTSC CAMERA |
發(fā)布緊急采購，3分鐘左右您將得到回復。