- 您現在的位置：買賣IC網 > PDF目錄374047 > ADV7344BSTZ (ANALOG DEVICES INC) Multiformat Video Encoder Six 14-Bit Noise Shaped Video DACs PDF資料下載
參數資料
| 型號： | ADV7344BSTZ |
| 廠商： | ANALOG DEVICES INC |
| 元件分類： | DAC |
| 英文描述： | Multiformat Video Encoder Six 14-Bit Noise Shaped Video DACs |
| 中文描述： | SERIAL INPUT LOADING, 14-BIT DAC, PQFP64 |
| 封裝： | ROHS COMPLIANT, MS-026BCD, LQFP-64 |
| 文件頁數： | 33/88頁 |
| 文件大小： | 1078K |
| 代理商： | ADV7344BSTZ |
第1頁第2頁第3頁第4頁第5頁第6頁第7頁第8頁第9頁第10頁第11頁第12頁第13頁第14頁第15頁第16頁第17頁第18頁第19頁第20頁第21頁第22頁第23頁第24頁第25頁第26頁第27頁第28頁第29頁第30頁第31頁第32頁當前第33頁第34頁第35頁第36頁第37頁第38頁第39頁第40頁第41頁第42頁第43頁第44頁第45頁第46頁第47頁第48頁第49頁第50頁第51頁第52頁第53頁第54頁第55頁第56頁第57頁第58頁第59頁第60頁第61頁第62頁第63頁第64頁第65頁第66頁第67頁第68頁第69頁第70頁第71頁第72頁第73頁第74頁第75頁第76頁第77頁第78頁第79頁第80頁第81頁第82頁第83頁第84頁第85頁第86頁第87頁第88頁
ADV7344
Table 20. Register 0x34 to Register 0x35
SR7 to
SR0
Register
0x34
ED/HD Mode
Register 5
Rev. 0 | Page 33 of 88
Bit Description
ED/HD Timing Reset.
Bit Number
5
4
0
1
0
Register Setting
Internal ED/HD timing counters enabled.
Resets the internal ED/HD timing counters.
HSYNC output control.
VSYNC output control.
P_BLANK active high.
P_BLANK active low.
Macrovision disabled.
Macrovision enabled.
0 must be written to this bit.
Reset
Value
0x48
7
6
3
0
1
2
0
1
1
0
1
0
0
1
ED/HD HSYNC Control.
1
ED/HD VSYNC Control.
1
ED/HD Blank Polarity.
ED Macrovision Enable.
Reserved.
0
1
0
1
0
1
0
1
0
1
0
1
0
1
0
1
0
1
0
0 = field input.
1 = VSYNC input.
Update field/line counter.
Field/line counter free running.
Disabled.
Enabled.
Disabled.
Enabled.
DAC 2 = Pb, DAC 3 = Pr.
DAC 2 = Pr, DAC 3 = Pb.
Gamma Correction Curve A.
Gamma Correction Curve B.
Disabled.
Enabled.
Mode A.
Mode B.
Disabled.
Enabled.
ED/HD VSYNC/Field Input.
Horizontal/Vertical Counters.
2
Reserved.
ED/HD RGB Input Enable.
0x00
ED/HD Sync on PrPb.
ED/HD Color DAC Swap.
ED/HD Gamma Correction
Curve Select.
ED/HD Gamma Correction
Enable.
ED/HD Adaptive Filter Mode.
0x35
ED/HD Mode
Register 6
ED/HD Adaptive Filter Enable.
1
Used in conjunction with ED/HD Sync in Subaddress 0x02, Bit 7, set to 1.
2
When set to 0, the horizontal/vertical counters automatically wrap around at the end of the line/field/frame of the selected standard. When set to 1, the
horizontal/vertical counters are free running and wrap around when external sync signals indicate to do so.
相關PDF資料 |
PDF描述 |
|---|---|
| ADV7390 | Low Power, Chip Scale 10-Bit SD/HD Video Encoder |
| ADV7390BCPZ | Low Power, Chip Scale 10-Bit SD/HD Video Encoder |
| ADV7390BCPZ-REEL | Low Power, Chip Scale 10-Bit SD/HD Video Encoder |
| ADV7390EBZ | Low Power, Chip Scale 10-Bit SD/HD Video Encoder |
| ADV7391 | Low Power, Chip Scale 10-Bit SD/HD Video Encoder |
相關代理商/技術參數 |
參數描述 |
|---|---|
| ADV73505501 | 制造商:LG Corporation 功能描述:Frame Assembly |
| ADV73506801 | 制造商:LG Corporation 功能描述:Frame Assembly |
| ADV73625610 | 制造商:LG Corporation 功能描述:Frame Assembly |
| ADV73625613 | 制造商:LG Corporation 功能描述:Frame Assembly |
| ADV73625616 | 制造商:LG Corporation 功能描述:Frame Assembly |
發布緊急采購，3分鐘左右您將得到回復。