- 您現在的位置：買賣IC網 > PDF目錄361234 > Q67100-Q2246 (SIEMENS AG) 3.3V 16M x 64-Bit EDO-DRAM Module 3.3V 16M x 72-Bit EDO-DRAM Module PDF資料下載
參數資料
| 型號： | Q67100-Q2246 |
| 廠商： | SIEMENS AG |
| 英文描述： | 3.3V 16M x 64-Bit EDO-DRAM Module 3.3V 16M x 72-Bit EDO-DRAM Module |
| 中文描述： | 3.3 16米x 64位江戶內存3.3V的16米x 72位江戶記憶體模組 |
| 文件頁數： | 22/53頁 |
| 文件大?。?/td> | 418K |
| 代理商： | Q67100-Q2246 |
第1頁第2頁第3頁第4頁第5頁第6頁第7頁第8頁第9頁第10頁第11頁第12頁第13頁第14頁第15頁第16頁第17頁第18頁第19頁第20頁第21頁當前第22頁第23頁第24頁第25頁第26頁第27頁第28頁第29頁第30頁第31頁第32頁第33頁第34頁第35頁第36頁第37頁第38頁第39頁第40頁第41頁第42頁第43頁第44頁第45頁第46頁第47頁第48頁第49頁第50頁第51頁第52頁第53頁
HYB39S64400/800/160BT(L)
64MBit Synchronous DRAM
Semiconductor Group
21
Timing Diagrams
(cont’d)
18. Random Row Read ( Interleaving Banks) with Precharge
18.1 CAS Latency = 2
18.2 CAS Latency = 3
19. Random Row Write ( Interleaving Banks) with Precharge
19.1 CAS Latency = 2
19.2 CAS Latency = 3
20. Full Page Read Cycle
20.1 CAS Latency = 2
20.2 CAS Latency = 3
21. Full Page Write Cycle
21.1 CAS Latency = 2
21.2 CAS Latency = 3
22. Precharge Termination of a Burst
相關PDF資料 |
PDF描述 |
|---|---|
| Q67100-Q2330 | 8M x 32-Bit EDO-DRAM Module |
| Q67100-Q2366 | 4M x 36-Bit EDO - DRAM Module |
| Q67100-Q2367 | 4M x 36-Bit EDO - DRAM Module |
| Q67100-Q518 | 1 M x 1-Bit Dynamic RAM Low Power 1 M ⅴ 1-Bit Dynamic RAM |
| Q67100-Q519 | 1 M x 1-Bit Dynamic RAM Low Power 1 M ⅴ 1-Bit Dynamic RAM |
相關代理商/技術參數 |
參數描述 |
|---|---|
| Q67100-Q2330 | 制造商:INFINEON 制造商全稱:Infineon Technologies AG 功能描述:8M x 32-Bit EDO-DRAM Module |
| Q67100-Q2366 | 制造商:INFINEON 制造商全稱:Infineon Technologies AG 功能描述:4M x 36-Bit EDO - DRAM Module |
| Q67100-Q2367 | 制造商:INFINEON 制造商全稱:Infineon Technologies AG 功能描述:4M x 36-Bit EDO - DRAM Module |
| Q67100-Q2776 | 制造商:INFINEON 制造商全稱:Infineon Technologies AG 功能描述:64-MBit Synchronous DRAM |
| Q67100-Q2781 | 制造商:INFINEON 制造商全稱:Infineon Technologies AG 功能描述:64-MBit Synchronous DRAM |
發布緊急采購，3分鐘左右您將得到回復。