- 您現在的位置：買賣IC網 > PDF目錄374033 > ADSP-21161N (Analog Devices, Inc.) DSP Microcomputer PDF資料下載
參數資料
| 型號： | ADSP-21161N |
| 廠商： | Analog Devices, Inc. |
| 元件分類： | 數字信號處理 |
| 英文描述： | DSP Microcomputer |
| 中文描述： | DSP微機 |
| 文件頁數： | 27/60頁 |
| 文件大小： | 1019K |
| 代理商： | ADSP-21161N |
第1頁第2頁第3頁第4頁第5頁第6頁第7頁第8頁第9頁第10頁第11頁第12頁第13頁第14頁第15頁第16頁第17頁第18頁第19頁第20頁第21頁第22頁第23頁第24頁第25頁第26頁當前第27頁第28頁第29頁第30頁第31頁第32頁第33頁第34頁第35頁第36頁第37頁第38頁第39頁第40頁第41頁第42頁第43頁第44頁第45頁第46頁第47頁第48頁第49頁第50頁第51頁第52頁第53頁第54頁第55頁第56頁第57頁第58頁第59頁第60頁
–27–
REV. A
ADSP-21161N
Memory Read – Bus Master
Use these specifications for asynchronous interfacing to
memories (and memory-mapped peripherals) without reference
to CLKIN. These specifications apply when the ADSP-21161N
is the bus master accessing external memory space in asynchro-
nous access mode.
Table 15. Memory Read
–
Bus Master
Parameter
Min
Max
Unit
Timing Requirements
t
DAD
t
DRLD
t
HDA
t
SDS
t
HDRH
t
DAAK
t
DSAK
t
SAKC
t
HAKC
Address, Selects Delay to Data Valid
1, 2
RD
Low to Data Valid
1
Data Hold from Address, Selects
3
Data Setup to
RD
High
Data Hold from
RD
High
3
ACK Delay from Address, Selects
2, 4
ACK Delay from
RD
Low
4
ACK Setup to CLKIN
4
ACK Hold After CLKIN
t
CKOP
–0.25t
CCLK
–11+W
0.75t
CKOP
–11+W
ns
ns
ns
ns
ns
ns
ns
ns
ns
0
8
1
t
CKOP
–0.5t
CCLK
–12+W
t
CKOP
–0.75t
CCLK
–11+W
0.5t
CCLK
+3
1
Switching Characteristics
t
DRHA
t
DARL
t
RW
t
RWR
W = (number of wait states specified in WAIT register) × t
CKOP
.
HI = t
CKOP
(if an address hold cycle or bus idle cycle occurs, as specified in WAIT register; otherwise HI = 0).
H = t
CKOP
(if an address hold cycle occurs as specified in WAIT register; otherwise H = 0).
Address Selects Hold After
RD
High
Address Selects to
RD
Low
2
RD
Pulsewidth
RD
High to
WR
,
RD
,
DMAGx
Low
0.25t
CCLK
–1+H
0.25t
CCLK
–3
t
CKOP
–0.5t
CCLK
–1+W
0.5t
CCLK
–1+HI
ns
ns
ns
ns
1
Data Delay/Setup: User must meet t
DAD
, t
DRLD
, or t
SDS.
2
The falling edge of
MS
x,
BMS
is referenced.
3
Data Hold: User must meet t
HDA
or t
HDRH
in asynchronous access mode. See
Example System Hold Time Calculation on Page 51
for the calculation of
hold times given capacitive and dc loads.
4
ACK Delay/Setup: User must meet t
DAAK
, t
DSAK
, or t
SAKC
for deassertion of ACK (Low); all three specifications must be met for assertion of ACK (High).
Figure 20. Memory Read – Bus Master
ACK
DATA
t
DARL
t
RW
t
DAD
t
DAAK
t
HDRH
t
HDA
t
RWR
t
DRLD
t
DRHA
t
DSAK
t
SDS
t
SAKC
t
HAKC
CLKIN
ADDRESS
MSx
,
BMS
RD
WR
,
DMAG
相關PDF資料 |
PDF描述 |
|---|---|
| ADSP-21161NCCA-100 | DSP Microcomputer |
| ADSP-21161NKCA-100 | DSP Microcomputer |
| ADSP-21262SBBC-150 | Embedded Processor |
| ADSP-21262SBBCZ150 | Embedded Processor |
| ADSP-21262SKSTZ200 | SHARC Processor |
相關代理商/技術參數 |
參數描述 |
|---|---|
| ADSP-21161NCCA-100 | 功能描述:IC DSP CONTROLLER 32BIT 225MBGA RoHS:否 類別:集成電路 (IC) >> 嵌入式 - DSP（數字式信號處理器） 系列:SHARC® 標準包裝:2 系列:StarCore 類型:SC140 內核 接口:DSI，以太網，RS-232 時鐘速率:400MHz 非易失內存:外部 芯片上RAM:1.436MB 電壓 - 輸入/輸出:3.30V 電壓 - 核心:1.20V 工作溫度:-40°C ~ 105°C 安裝類型:表面貼裝 封裝/外殼:431-BFBGA，FCBGA 供應商設備封裝:431-FCPBGA（20x20） 包裝:托盤 |
| ADSP-21161NCCAZ100 | 功能描述:IC DSP CONTROLLER 32BIT 225MBGA RoHS:是 類別:集成電路 (IC) >> 嵌入式 - DSP（數字式信號處理器） 系列:SHARC® 標準包裝:2 系列:StarCore 類型:SC140 內核 接口:DSI，以太網，RS-232 時鐘速率:400MHz 非易失內存:外部 芯片上RAM:1.436MB 電壓 - 輸入/輸出:3.30V 電壓 - 核心:1.20V 工作溫度:-40°C ~ 105°C 安裝類型:表面貼裝 封裝/外殼:431-BFBGA，FCBGA 供應商設備封裝:431-FCPBGA（20x20） 包裝:托盤 |
| ADSP-21161NKCA-100 | 功能描述:IC DSP CONTROLLER 32BIT 225MBGA RoHS:否 類別:集成電路 (IC) >> 嵌入式 - DSP（數字式信號處理器） 系列:SHARC® 標準包裝:2 系列:StarCore 類型:SC140 內核 接口:DSI，以太網，RS-232 時鐘速率:400MHz 非易失內存:外部 芯片上RAM:1.436MB 電壓 - 輸入/輸出:3.30V 電壓 - 核心:1.20V 工作溫度:-40°C ~ 105°C 安裝類型:表面貼裝 封裝/外殼:431-BFBGA，FCBGA 供應商設備封裝:431-FCPBGA（20x20） 包裝:托盤 |
| ADSP-21161NKCA-100Z | 制造商:Analog Devices 功能描述: |
| ADSP-21161NKCAZ100 | 功能描述:IC DSP CONTROLLER 32BIT 225MBGA RoHS:是 類別:集成電路 (IC) >> 嵌入式 - DSP（數字式信號處理器） 系列:SHARC® 標準包裝:2 系列:StarCore 類型:SC140 內核 接口:DSI，以太網，RS-232 時鐘速率:400MHz 非易失內存:外部 芯片上RAM:1.436MB 電壓 - 輸入/輸出:3.30V 電壓 - 核心:1.20V 工作溫度:-40°C ~ 105°C 安裝類型:表面貼裝 封裝/外殼:431-BFBGA，FCBGA 供應商設備封裝:431-FCPBGA（20x20） 包裝:托盤 |
發布緊急采購，3分鐘左右您將得到回復。