欧美成人免费电影,国产欧美一区二区三区精品酒店,精品国产a毛片,色网在线免费观看

參數資料
型號: ADSP-21161N
廠商: Analog Devices, Inc.
元件分類: 數字信號處理
英文描述: DSP Microcomputer
中文描述: DSP微機
文件頁數: 43/60頁
文件大小: 1019K
代理商: ADSP-21161N
–43–
REV. A
ADSP-21161N
Serial Ports
To determine whether communication is possible between two
devices at clock speed n, the following specifications must be
confirmed: 1) frame sync delay and frame sync setup and hold,
2) data delay and data setup and hold, and 3) SCLK width.
Table 29. Serial Ports
External Clock
Parameter
Timing Requirements
t
SFSE
Min
Max
Unit
Transmit/Receive FS Setup Before Transmit/Receive
SCLK
1
Transmit/Receive FS Hold After Transmit/Receive
SCLK
1
Receive Data Setup Before Receive SCLK
1
Receive Data Hold After Receive SCLK
1
SCLKx Width
SCLKx Period
3.5
ns
t
HFSE
4
ns
t
SDRE
t
HDRE
t
SCLKW
t
SCLK
1.5
4
7
2t
CCLK
ns
ns
ns
ns
1
Referenced to sample edge.
Table 30. Serial Ports
Internal Clock
Parameter
Timing Requirements
t
SFSI
t
HFSI
t
SDRI
t
HDRI
Min
Max
Unit
FS Setup Time Before SCLK (Transmit/Receive Mode)
1
FS Hold After SCLK (Transmit/Receive Mode)
1
Receive Data Setup Before SCLK
1
Receive Data Hold After SCLK
1
8
0.5t
CCLK
+1
4
3
ns
ns
ns
ns
1
Referenced to sample edge.
Table 31. Serial Ports
External Clock
Parameter
Switching Characteristics
t
DFSE
t
HOFSE
t
DDTE
t
HDTE
Min
Max
Unit
FS Delay After SCLK (Internally Generated FS)
1, 2, 3
FS Hold After SCLK (Internally Generated FS)
1, 2 , 3
Transmit Data Delay After SCLK
1, 2
Transmit Data Hold After SCLK
1, 2
13
ns
ns
ns
ns
3
16
0
1
Referenced to drive edge.
2
SCLK/FS Configured as a transmit clock/frame sync with the DDIR bit = 1 in SPCTLx register.
3
SCLK/FS Configured as a receive clock/frame sync with the DDIR bit = 0 in SPCTLx register.
Table 32. Serial Ports
Internal Clock
Parameter
Switching Characteristics
t
DFSI
t
HOFSI
t
DDTI
t
HDTI
t
SCLKIW
Min
Max
Unit
FS Delay After SCLK (Internally Generated FS)
1, 2, 3
FS Hold After SCLK (Internally Generated FS)
1, 2, 3
Transmit Data Delay After SCLK
1, 2
Transmit Data Hold After SCLK
1, 2
SCLK Width
2
4.5
ns
ns
ns
ns
ns
–1.5
7.5
0
0.5t
SCLK
–2.5
0.5t
SCLK
+2
1
Referenced to drive edge.
2
SCLK/FS Configured as a transmit clock/frame sync with the DDIR bit = 1 in SPCTLx register.
3
SCLK/FS Configured as a receive clock/frame sync with the DDIR bit = 0 in SPCTLx register.
相關PDF資料
PDF描述
ADSP-21161NCCA-100 DSP Microcomputer
ADSP-21161NKCA-100 DSP Microcomputer
ADSP-21262SBBC-150 Embedded Processor
ADSP-21262SBBCZ150 Embedded Processor
ADSP-21262SKSTZ200 SHARC Processor
相關代理商/技術參數
參數描述
ADSP-21161NCCA-100 功能描述:IC DSP CONTROLLER 32BIT 225MBGA RoHS:否 類別:集成電路 (IC) >> 嵌入式 - DSP(數字式信號處理器) 系列:SHARC® 標準包裝:2 系列:StarCore 類型:SC140 內核 接口:DSI,以太網,RS-232 時鐘速率:400MHz 非易失內存:外部 芯片上RAM:1.436MB 電壓 - 輸入/輸出:3.30V 電壓 - 核心:1.20V 工作溫度:-40°C ~ 105°C 安裝類型:表面貼裝 封裝/外殼:431-BFBGA,FCBGA 供應商設備封裝:431-FCPBGA(20x20) 包裝:托盤
ADSP-21161NCCAZ100 功能描述:IC DSP CONTROLLER 32BIT 225MBGA RoHS:是 類別:集成電路 (IC) >> 嵌入式 - DSP(數字式信號處理器) 系列:SHARC® 標準包裝:2 系列:StarCore 類型:SC140 內核 接口:DSI,以太網,RS-232 時鐘速率:400MHz 非易失內存:外部 芯片上RAM:1.436MB 電壓 - 輸入/輸出:3.30V 電壓 - 核心:1.20V 工作溫度:-40°C ~ 105°C 安裝類型:表面貼裝 封裝/外殼:431-BFBGA,FCBGA 供應商設備封裝:431-FCPBGA(20x20) 包裝:托盤
ADSP-21161NKCA-100 功能描述:IC DSP CONTROLLER 32BIT 225MBGA RoHS:否 類別:集成電路 (IC) >> 嵌入式 - DSP(數字式信號處理器) 系列:SHARC® 標準包裝:2 系列:StarCore 類型:SC140 內核 接口:DSI,以太網,RS-232 時鐘速率:400MHz 非易失內存:外部 芯片上RAM:1.436MB 電壓 - 輸入/輸出:3.30V 電壓 - 核心:1.20V 工作溫度:-40°C ~ 105°C 安裝類型:表面貼裝 封裝/外殼:431-BFBGA,FCBGA 供應商設備封裝:431-FCPBGA(20x20) 包裝:托盤
ADSP-21161NKCA-100Z 制造商:Analog Devices 功能描述:
ADSP-21161NKCAZ100 功能描述:IC DSP CONTROLLER 32BIT 225MBGA RoHS:是 類別:集成電路 (IC) >> 嵌入式 - DSP(數字式信號處理器) 系列:SHARC® 標準包裝:2 系列:StarCore 類型:SC140 內核 接口:DSI,以太網,RS-232 時鐘速率:400MHz 非易失內存:外部 芯片上RAM:1.436MB 電壓 - 輸入/輸出:3.30V 電壓 - 核心:1.20V 工作溫度:-40°C ~ 105°C 安裝類型:表面貼裝 封裝/外殼:431-BFBGA,FCBGA 供應商設備封裝:431-FCPBGA(20x20) 包裝:托盤
主站蜘蛛池模板: 磐石市| 宁晋县| 咸丰县| 丹巴县| 安乡县| 通榆县| 潞城市| 宜君县| 沽源县| 宁阳县| 茌平县| 安乡县| 临海市| 潞城市| 宁明县| 宁河县| 邹平县| 青阳县| 恩施市| 富裕县| 沅陵县| 郧西县| 佳木斯市| 类乌齐县| 安义县| 任丘市| 抚远县| 淳化县| 横峰县| 女性| 桦川县| 甘孜| 班玛县| 太保市| 满洲里市| 法库县| 始兴县| 沙田区| 香港| 九龙城区| 基隆市|