欧美成人免费电影,国产欧美一区二区三区精品酒店,精品国产a毛片,色网在线免费观看

參數(shù)資料
型號： EP2AGX125EF29C5N
廠商： Altera
文件頁數(shù)： 77/90頁
文件大小： 0K
描述： IC ARRIA II GX FPGA 125K 780FBGA
產(chǎn)品培訓(xùn)模塊： Arria II GX FPGA
Three Reasons to Use FPGA's in Industrial Designs
標準包裝： 4
系列： Arria II GX
LAB/CLB數(shù)： 4964
邏輯元件/單元數(shù)： 118143
RAM 位總計： 8315904
輸入/輸出數(shù)： 372
電源電壓： 0.87 V ~ 0.93 V
安裝類型： 表面貼裝
工作溫度： 0°C ~ 85°C
封裝/外殼： 780-BBGA
供應(yīng)商設(shè)備封裝： 780-FBGA（29x29）
其它名稱： 544-2645
Chapter 1: Device Datasheet for Arria II Devices
1–71
Switching Characteristics
December 2013
Altera Corporation
Table 1–63 lists the memory output clock jitter specifications for Arria II GZ devices.
Duty Cycle Distortion (DCD) Specifications
Table 1–64 lists the worst-case DCD specifications for Arria II GX devices.
Table 1–65 lists the worst-case DCD specifications for Arria II GZ devices.
Table 1–63. Memory Output Clock Jitter Specification for Arria II GZ Devices (Note 1), (2), (3)
Parameter
Clock
Network
Symbol
–3
–4
Unit
Min
Max
Min
Max
Clock period jitter
Regional
t
JIT(per)
-55
55
-55
55
ps
Cycle-to-cycle period jitter
Regional
t
JIT(cc)
-110
110
-110
110
ps
Duty cycle jitter
Regional
t
JIT(duty)
-82.5
82.5
-82.5
82.5
ps
Clock period jitter
Global
t
JIT(per)
-82.5
82.5
-82.5
82.5
ps
Cycle-to-cycle period jitter
Global
t
JIT(cc)
-165
165
-165
165
ps
Duty cycle jitter
Global
t
JIT(duty)
-90
90
-90
90
ps
Notes to Table 1–63:
(1) The memory output clock jitter measurements are for 200 consecutive clock cycles, as specified in the JEDEC DDR2/DDR3 SDRAM standard.
(2) The clock jitter specification applies to memory output clock pins generated using differential signal-splitter and DDIO circuits clocked by a
PLL output routed on a regional or global clock network as specified. Altera recommends using regional clock networks whenever possible.
(3) The memory output clock jitter stated in Table 1–63 is applicable when an input jitter of 30 ps is applied.
Table 1–64. Duty Cycle Distortion on I/O Pins for Arria II GX Devices (Note 1)
Symbol
C4
I3, C5, I5
C6
Unit
Min
Max
Min
Max
Min
Max
Output Duty Cycle
45
55
45
55
45
55
%
Note to Table 1–64:
(1) The DCD specification applies to clock outputs from the PLL, global clock tree, IOE driving dedicated, and general
purpose I/O pins.
Table 1–65. Duty Cycle Distortion on I/O Pins for Arria II GZ Devices (Note 1)
Symbol
C3, I3
C4, I4
Unit
Min
Max
Min
Max
Output Duty Cycle
45
55
45
55
%
Note to Table 1–65:
(1) The DCD specification applies to clock outputs from the PLL, global clock tree, IOE driving dedicated, and general
purpose I/O pins.
相關(guān)PDF資料
PDF描述
DS1722X/T&R IC THERMOMETER DIG 3-WIRE 8FCHIP
AIMC-0805-2N7S-T INDUCTOR MULTILAYER 2.7NH 0805
VJ1206A681KBEAT4X CAP CER 680PF 500V 10% NP0 1206
HBM08DRYI-S13 CONN EDGECARD 16POS .156 EXTEND
VI-274-CW-F2 CONVERTER MOD DC/DC 48V 100W
相關(guān)代理商/技術(shù)參數(shù)
參數(shù)描述
EP2AGX125EF29C5NES 制造商:Altera Corporation 功能描述:FPGA Arria
EP2AGX125EF29C6 功能描述:FPGA - 現(xiàn)場可編程門陣列 FPGA - Arria II GX 4964 LABs 372 IOs RoHS:否 制造商:Altera Corporation 系列:Cyclone V E 柵極數(shù)量: 邏輯塊數(shù)量:943 內(nèi)嵌式塊RAM - EBR:1956 kbit 輸入/輸出端數(shù)量:128 最大工作頻率:800 MHz 工作電源電壓:1.1 V 最大工作溫度:+ 70 C 安裝風(fēng)格:SMD/SMT 封裝 / 箱體:FBGA-256
EP2AGX125EF29C6ES 制造商:Altera Corporation 功能描述:FPGA Arria
EP2AGX125EF29C6N 功能描述:FPGA - 現(xiàn)場可編程門陣列 FPGA - Arria II GX 4964 LABs 372 IOs RoHS:否 制造商:Altera Corporation 系列:Cyclone V E 柵極數(shù)量: 邏輯塊數(shù)量:943 內(nèi)嵌式塊RAM - EBR:1956 kbit 輸入/輸出端數(shù)量:128 最大工作頻率:800 MHz 工作電源電壓:1.1 V 最大工作溫度:+ 70 C 安裝風(fēng)格:SMD/SMT 封裝 / 箱體:FBGA-256
EP2AGX125EF29C6NES 制造商:Altera Corporation 功能描述:FPGA Arria
發(fā)布緊急采購，3分鐘左右您將得到回復(fù)。

采購需求

(若只采購一條型號，填寫一行即可)

發(fā)布成功！您可以繼續(xù)發(fā)布采購。也可以進入我的后臺，查看報價

發(fā)布成功！您可以繼續(xù)發(fā)布采購。也可以進入我的后臺，查看報價

*型號 *數(shù)量 廠商 批號 封裝
添加更多采購

我的聯(lián)系方式

*
*
*
主站蜘蛛池模板： 吉隆县| 鹿泉市| 瑞安市| 晴隆县| 陵水| 隆德县| 天全县| 祁连县| 泸西县| 英山县| 阳高县| 武胜县| 陈巴尔虎旗| 兴化市| 巫溪县| 花莲县| 金乡县| 旬阳县| 白城市| 石台县| 宜州市| 边坝县| 双辽市| 张家口市| 朝阳市| 海原县| 诸暨市| 宝应县| 比如县| 岳西县| 花垣县| 开平市| 惠州市| 滕州市| 密山市| 罗平县| 马鞍山市| 广西| 万年县| 鄯善县| 虎林市|