- 您現在的位置：買賣IC網 > PDF目錄373973 > AD9992BBCZ (ANALOG DEVICES INC) 12-Bit CCD Signal Processor with Precision Timing Generator PDF資料下載
參數資料
| 型號： | AD9992BBCZ |
| 廠商： | ANALOG DEVICES INC |
| 元件分類： | 消費家電 |
| 英文描述： | 12-Bit CCD Signal Processor with Precision Timing Generator |
| 中文描述： | SPECIALTY CONSUMER CIRCUIT, PBGA105 |
| 封裝： | 8 X 8 MM, 0.65 MM PITCH, ROHS COMPLIANT, MO-225, CSPBGA-105 |
| 文件頁數： | 77/92頁 |
| 文件大小： | 718K |
| 代理商： | AD9992BBCZ |
第1頁第2頁第3頁第4頁第5頁第6頁第7頁第8頁第9頁第10頁第11頁第12頁第13頁第14頁第15頁第16頁第17頁第18頁第19頁第20頁第21頁第22頁第23頁第24頁第25頁第26頁第27頁第28頁第29頁第30頁第31頁第32頁第33頁第34頁第35頁第36頁第37頁第38頁第39頁第40頁第41頁第42頁第43頁第44頁第45頁第46頁第47頁第48頁第49頁第50頁第51頁第52頁第53頁第54頁第55頁第56頁第57頁第58頁第59頁第60頁第61頁第62頁第63頁第64頁第65頁第66頁第67頁第68頁第69頁第70頁第71頁第72頁第73頁第74頁第75頁第76頁當前第77頁第78頁第79頁第80頁第81頁第82頁第83頁第84頁第85頁第86頁第87頁第88頁第89頁第90頁第91頁第92頁
AD9992
Rev. 0 | Page 77 of 92
Address
15
Data
Bits
[0]
Default
Value
0
Update
Type
SCK
Name
OSC_RSTB
Description
CLO oscillator reset bar.
0: oscillator in power-down state; 1: resume oscillator
operation.
Test mode only. Must be set to 0.
Serial update line.
Sets the line (HD) within the field to update the VD-updated
registers.
Prevents the update of the VD-updated registers.
0: normal update; 1: prevent update of VD-updated registers.
1: enable reset of the shutter control after SYNC operation
occurs.
1: forces shutter control to reset.
1: reset shutter and GPO control at SYNC operation.
Test mode only. Must be set to 0.
Test mode only. Must be set to 0.
Test mode only. Must be set to 0.
Test mode only. Must be set to 0xA.
Each bit selects XV pulses for use as VSG pulses.
VSG masking. Overrides settings in field registers when
enabled.
0: disable VSGMAK_CTL bits. VSG masking is controlled by field
registers.
1: enable VSGMASK_CTL bits to control VSG masking
1: enable 14-bit H-counter.
1: disable clamp operation if PBLK is active at the same time as
CLPOB.
16
17
[27:0]
[12:0]
0
0
SCK
SCK
TEST
UPDATE
[13]
0
PREVENTUP
[14]
0
SYNC_RST_SHUTEN
18
19
1A
1B
1C
1D
[15]
[16]
[27:0]
[27:0]
[27:0]
[27:0]
[23:0]
[23:0]
0
0
0
0
0
A
FF0000
0
SCK
SCK
SCK
SCK
SCK
SCK
REG_RST_SHUT
GPO_RST_SYNC
TEST
TEST
TEST
TEST
VSGSELECT
VSGMASK_CTL
[24]
0
VSGMASK_CTL_EN
1F
[0]
[1]
1
1
SCK
HCNT14_EN
PBLK_MASK_EN
Table 30. VD/HD Registers
Address
Data Bits
20
[0]
21
[0]
22
[12:0]
[25:13]
Default Value
0
0
0
0
Update Type
SCK
VD
VD
Name
MASTER
VDHDPOL
HDRISE
VDRISE
Description
VD/HD master or slave mode. 0: slave mode; 1: master mode.
VD/HD active polarity. 0 = low, 1 = high.
Rising edge location for HD. Minimum value is 36 pixels.
Rising edge location for VD.
Table 31. I/O and Charge Pump Registers
Data
Bits
Value
23
[0]
0
Address
Default
Update
Type
SCK
Name
OSC_NVR
Description
Oscillator normal voltage range. Set to match CLIVDD supply voltage.
0 = 1.8 V, 1 = 3.3 V
XV output normal voltage range. Set to match XVVDD supply voltage.
0 = 1.8 V, 1 = 3.3 V
I/O normal voltage range. Set the match IOVDD supply voltage.
0 = 1.8 V, 1 = 3.3 V
Data pin normal voltage range. Set to match DRVDD supply voltage.
0 = 1.8 V I/O, 1 = 3.3 V I/O.
Test use only. Set to 0.
Test use only. Set to 0.
1: internal regulator enable for 3.2 V output.
Selects HCLK output configuration. Should be written to desired value.
001 = Mode 1, 010 = Mode 2, 100 = Mode 3. All other values are invalid.
[1]
0
XV_NVR
[2]
0
IO_NVR
[3]
0
DATA_NVR
[4]
[5]
[6]
[9:7]
0
0
0
1
TEST
TEST
LDO_32_EN
HCLKMODE
相關PDF資料 |
PDF描述 |
|---|---|
| AD9992BBCZRL | 12-Bit CCD Signal Processor with Precision Timing Generator |
| AD9995KCP | 12-Bit CCD Signal Processor with Precision Timing ⑩ Generator |
| AD9995KCPRL | 12-Bit CCD Signal Processor with Precision Timing ⑩ Generator |
| AD9995 | 12-Bit CCD Signal Processor with Precision Timing ⑩ Generator |
| ADA4000-2ARMZ-RL | Low Cost, Precision JFET Input Operational Amplifiers |
相關代理商/技術參數 |
參數描述 |
|---|---|
| AD9992BBCZRL | 功能描述:IC CCD SGNL PROC 12BIT 105CSPBGA RoHS:是 類別:集成電路 (IC) >> 接口 - 傳感器和探測器接口 系列:- 其它有關文件:Automotive Product Guide 產品培訓模塊:Lead (SnPb) Finish for COTS Obsolescence Mitigation Program 標準包裝:74 系列:- 類型:觸控式傳感器 輸入類型:數字 輸出類型:數字 接口:JTAG，串行 電流 - 電源:100µA 安裝類型:表面貼裝 封裝/外殼:20-TSSOP（0.173"，4.40mm 寬） 供應商設備封裝:20-TSSOP 包裝:管件 |
| AD9993BBCZ | 功能描述:IC MIXED-SIGNAL FRONT END 196BGA 制造商:analog devices inc. 系列:- 包裝:托盤 零件狀態:在售 類型:ADC，DAC 輸入類型:LVDS 輸出類型:LVDS 接口:SPI 電流 - 電源:- 工作溫度:- 安裝類型:表面貼裝 封裝/外殼:196-LFBGA，CSPBGA 供應商器件封裝:196-CSPBGA（12x12） 標準包裝:1 |
| AD9993BBCZRL | 功能描述:IC MIXED-SIGNAL FRONT END 196BGA 制造商:analog devices inc. 系列:- 包裝:帶卷（TR） 零件狀態:在售 類型:ADC，DAC 輸入類型:LVDS 輸出類型:LVDS 接口:SPI 電流 - 電源:- 工作溫度:- 安裝類型:表面貼裝 封裝/外殼:196-LFBGA，CSPBGA 供應商器件封裝:196-CSPBGA（12x12） 標準包裝:1,500 |
| AD9993-EBZ | 功能描述:EVAL BOARD MXFE AD9993 制造商:analog devices inc. 系列:* 零件狀態:在售 標準包裝:1 |
| AD9994 | 制造商:AD 制造商全稱:Analog Devices 功能描述:12-Bit CCD Signal Processor with Precision Timing Generator |
發布緊急采購，3分鐘左右您將得到回復。