- 您現在的位置：買賣IC網 > PDF目錄365967 > TSB12LV01B-EP FPGA (Field-Programmable Gate Array) PDF資料下載
參數資料
| 型號： | TSB12LV01B-EP |
| 英文描述： | FPGA (Field-Programmable Gate Array) |
| 中文描述： | 軍事增強塑料的高性能1394 3.3鏈路層電信。嵌入式 |
| 文件頁數： | 19/106頁 |
| 文件大?。?/td> | 605K |
| 代理商： | TSB12LV01B-EP |
第1頁第2頁第3頁第4頁第5頁第6頁第7頁第8頁第9頁第10頁第11頁第12頁第13頁第14頁第15頁第16頁第17頁第18頁當前第19頁第20頁第21頁第22頁第23頁第24頁第25頁第26頁第27頁第28頁第29頁第30頁第31頁第32頁第33頁第34頁第35頁第36頁第37頁第38頁第39頁第40頁第41頁第42頁第43頁第44頁第45頁第46頁第47頁第48頁第49頁第50頁第51頁第52頁第53頁第54頁第55頁第56頁第57頁第58頁第59頁第60頁第61頁第62頁第63頁第64頁第65頁第66頁第67頁第68頁第69頁第70頁第71頁第72頁第73頁第74頁第75頁第76頁第77頁第78頁第79頁第80頁第81頁第82頁第83頁第84頁第85頁第86頁第87頁第88頁第89頁第90頁第91頁第92頁第93頁第94頁第95頁第96頁第97頁第98頁第99頁第100頁第101頁第102頁第103頁第104頁第105頁第106頁
2
–
3
Table 2
–
2. Header Usage for CFRs 38h
–
44h
DIRECTION
OF DM DATA
TRANSFER
PACKET TYPE
AUTO HEADER
INSERT/
EXTRACT
HEADER REGISTER
YES
Header 0 CFR formatted for isochronous transmission.
Header1
–
Header3 are used for additional channels.
TRANSMIT
(to 1394 Bus)
Isochronous
NO
Isochronous header supplied by DM interface. Header0 CFR
is automatically written with extracted (from transmitted
packet) isochronous header.
Asynchronous/
asynchronous
streaming
YES
Header0
–
Header3 CFRs formatted for asynchronous trans-
mission.
NO
Asynchronous header supplied by DM interface. Header0
–
Header3 CFRs are automatically written with extracted (from
transmitted packet) header.
Isochronous/
asynchronous
streaming
YES
Header0
–
Header3 are always automatically updated. The
isochronous header is streamed through the DM port. The
trailer quadlet is always appended to the data stream.
RECEIVE
(from 1394
Bus)
NO
Header0
–
Header3 are always automatically updated. The
isochronous header is streamed through the DM port along
with the payload data. The trailer quadlet is always appended
to the data stream.
Asynchronous
YES
Header0
–
Header3 are always automatically updated.
Asynchronous headers are not streamed through the DM
port. The trailer quadlet is always appended to the data
stream.
NO
Header0
–
Header3 are always automatically updated.
Asynchronous headers are streamed through the DM port
along with data. The trailer quadlet is always appended to the
data stream.
相關PDF資料 |
PDF描述 |
|---|---|
| TSB12LV01BPZ | FPGA (Field-Programmable Gate Array) |
| TSB12LV26-EP | 672-pin FineLine BGA |
| TSB12LV22PZP | OHCI-Lynx PCI-BASED IEEE 1394 HOST CONTROLLER |
| TSB12LV26PZ | OHCI-Lynx PCI-BASED IEEE 1394 HOST CONTROLLER |
| TSB14AA1 | FPGA (Field-Programmable Gate Array) |
相關代理商/技術參數 |
參數描述 |
|---|---|
| TSB12LV01BIPZT | 功能描述:1394 接口集成電路 High Perf 1394 3.3V Link Layer RoHS:否 制造商:Texas Instruments 類型:Link Layer Controller 工作電源電壓: 封裝 / 箱體:LQFP 封裝:Tray |
| TSB12LV01BIPZTEP | 功能描述:1394 接口集成電路 Mil Enh Hi Perf 1394 3.3V Link Layer RoHS:否 制造商:Texas Instruments 類型:Link Layer Controller 工作電源電壓: 封裝 / 箱體:LQFP 封裝:Tray |
| TSB12LV01BPZ | 制造商:未知廠家 制造商全稱:未知廠家 功能描述:BUS CONTROLLER |
| TSB12LV01BPZT | 功能描述:1394 接口集成電路 High Perf 1394 3.3V Link Layer RoHS:否 制造商:Texas Instruments 類型:Link Layer Controller 工作電源電壓: 封裝 / 箱體:LQFP 封裝:Tray |
| TSB12LV01BPZTG4 | 功能描述:1394 接口集成電路 High Perf 1394 3.3V Link Layer RoHS:否 制造商:Texas Instruments 類型:Link Layer Controller 工作電源電壓: 封裝 / 箱體:LQFP 封裝:Tray |
發布緊急采購，3分鐘左右您將得到回復。