欧美成人免费电影,国产欧美一区二区三区精品酒店,精品国产a毛片,色网在线免费观看

參數(shù)資料
型號： ADSP-21161NCCA-100
廠商： ANALOG DEVICES INC
元件分類： 數(shù)字信號處理
英文描述： DSP Microcomputer
中文描述： 48-BIT, 27.5 MHz, OTHER DSP, PBGA225
封裝： 17 X 17 MM, MO-192AAF-2, BGA-225
文件頁數(shù)： 37/60頁
文件大?。?/td> 1019K
代理商： ADSP-21161NCCA-100
–37–
REV. A
ADSP-21161N
DMA Handshake
These specifications describe the three DMA handshake modes.
In all three modes
DMAR
is used to initiate transfers. For
handshake mode,
DMAG
controls the latching or enabling of
data externally. For external handshake mode, the data transfer
is controlled by the ADDR23–0,
RD
,
WR
,
MS3–0
, ACK, and
DMAG
signals. For Paced Master mode, the data transfer is
controlled by ADDR23–0,
RD
,
WR
,
MS3–0
, and ACK (not
DMAG
). For Paced Master mode, the Memory Read-Bus
Master, Memory Write-Bus Master, and Synchronous
Read/Write-Bus Master timing specifications for ADDR23
–
0,
RD
,
WR
,
MS3–0
, DATA47
–
16, and ACK also apply.
Table 24. DMA Handshake
Parameter
Timing Requirements
t
SDRC
t
WDR
t
SDATDGL
t
HDATIDG
t
DATDRH
t
DMARLL
t
DMARH
Min
Max
Unit
DMARx
Setup Before CLKIN
1
DMARx
Width Low (Nonsynchronous)
2
Data Setup After
DMAGx
Low
3
Data Hold After
DMAGx
High
Data Valid After
DMARx
High
3
DMARx
Low Edge to Low Edge
4
DMARx
Width High
2
3.5
t
CCLK
+4.5
ns
ns
ns
ns
ns
ns
ns
t
CKOP
–0.5t
CCLK
–7
2
t
CKOP
+3
t
CKOP
t
CCLK
+4.5
Switching Characteristics
t
DDGL
t
WDGH
t
WDGL
t
HDGC
t
VDATDGH
t
DATRDGH
t
DGWRL
t
DGWRH
t
DGWRR
t
DGRDL
t
DRDGH
t
DGRDR
t
DGWR
t
DADGH
t
DDGHA
W = (number of wait states specified in WAIT register)
×
t
CKOP
.
HI = t
CKOP
(if data bus idle cycle occurs, as specified in WAIT register; otherwise HI = 0).
DMAGx
Low Delay After CLKIN
DMAGx
High Width
DMAGx
Low Width
DMAGx
High Delay After CLKIN
Data Valid Before
DMAGx
High
5
Data Disable After
DMAGx
High
6
WRx
Low Before
DMAGx
Low
DMAGx
Low Before
WRx
High
WRx
High Before
DMAGx
High
7
RDx
Low Before
DMAGx
Low
RDx
Low Before
DMAGx
High
RDx
High Before
DMAGx
High
7
DMAGx
High to
WRx
,
RDx
Low
Address/Select Valid to
DMAGx
High
Address/Select Hold After
DMAGx
High
0.25t
CCLK
+1
0.5t
CCLK
–1+HI
t
CKOP
–0.5t
CCLK
–1
t
CKOP
–0.25t
CCLK
+1.0
t
CKOP
–0.25t
CCLK
–8
0.25t
CCLK
–3
–1.5
t
CKOP
–0.5t
CCLK
–2+W
–1.5
–1.5
t
CKOP
–0.5t
CCLK
–2+W
–1.5
0.5t
CCLK
–2+HI
15
1
0.25t
CCLK
+9
ns
ns
ns
ns
ns
ns
ns
ns
ns
ns
ns
ns
ns
ns
ns
t
CKOP
–0.25t
CCLK
+9
t
CKOP
–0.25t
CCLK
+5
0.25t
CCLK
+4
+2
+2
+2
+2
1
Only required for recognition in the current cycle.
2
Maximum throughput using
DMARx/DMAGx
handshaking equals t
WDR
+ t
DMARH
= (t
CCLK
+4.5) + (t
CCLK
+4.5)=29 ns (34.5 MHz). This throughput
limit applies to non-synchronous access mode only.
3
t
SDATDGL
is the data setup requirement if
DMARx
is not being used to hold off completion of a write. Otherwise, if
DMARx
low holds off completion of
the write, the data can be driven t
DATDRH
after
DMARx
is brought high.
4
Use t
DMARLL
if
DMARx
transitions synchronous with CLKIN. Otherwise, use t
WDR
and t
DMARH
.
5
t
VDATDGH
is valid if
DMARx
is not being used to hold off completion of a read. If
DMARx
is used to prolong the read, then
t
VDATDGH
= t
CKOP
– 0.25t
CCLK
– 8 + (n × t
CKOP
) where n equals the number of extra cycles that the access is prolonged.
6
See
Example System Hold Time Calculation on Page 51
for calculation of hold times given capacitive and dc loads.
7
This parameter applies for synchronous access mode only.
相關(guān)PDF資料
PDF描述
ADSP-21161NKCA-100 DSP Microcomputer
ADSP-21262SBBC-150 Embedded Processor
ADSP-21262SBBCZ150 Embedded Processor
ADSP-21262SKSTZ200 SHARC Processor
ADSP-21262 SHARC Processor
相關(guān)代理商/技術(shù)參數(shù)
參數(shù)描述
ADSP-21161NCCAZ100 功能描述:IC DSP CONTROLLER 32BIT 225MBGA RoHS:是 類別:集成電路 (IC) >> 嵌入式 - DSP（數(shù)字式信號處理器） 系列:SHARC® 標(biāo)準(zhǔn)包裝:2 系列:StarCore 類型:SC140 內(nèi)核 接口:DSI，以太網(wǎng)，RS-232 時(shí)鐘速率:400MHz 非易失內(nèi)存:外部 芯片上RAM:1.436MB 電壓 - 輸入/輸出:3.30V 電壓 - 核心:1.20V 工作溫度:-40°C ~ 105°C 安裝類型:表面貼裝 封裝/外殼:431-BFBGA，F(xiàn)CBGA 供應(yīng)商設(shè)備封裝:431-FCPBGA（20x20） 包裝:托盤
ADSP-21161NKCA-100 功能描述:IC DSP CONTROLLER 32BIT 225MBGA RoHS:否 類別:集成電路 (IC) >> 嵌入式 - DSP（數(shù)字式信號處理器） 系列:SHARC® 標(biāo)準(zhǔn)包裝:2 系列:StarCore 類型:SC140 內(nèi)核 接口:DSI，以太網(wǎng)，RS-232 時(shí)鐘速率:400MHz 非易失內(nèi)存:外部 芯片上RAM:1.436MB 電壓 - 輸入/輸出:3.30V 電壓 - 核心:1.20V 工作溫度:-40°C ~ 105°C 安裝類型:表面貼裝 封裝/外殼:431-BFBGA，F(xiàn)CBGA 供應(yīng)商設(shè)備封裝:431-FCPBGA（20x20） 包裝:托盤
ADSP-21161NKCA-100Z 制造商:Analog Devices 功能描述:
ADSP-21161NKCAZ100 功能描述:IC DSP CONTROLLER 32BIT 225MBGA RoHS:是 類別:集成電路 (IC) >> 嵌入式 - DSP（數(shù)字式信號處理器） 系列:SHARC® 標(biāo)準(zhǔn)包裝:2 系列:StarCore 類型:SC140 內(nèi)核 接口:DSI，以太網(wǎng)，RS-232 時(shí)鐘速率:400MHz 非易失內(nèi)存:外部 芯片上RAM:1.436MB 電壓 - 輸入/輸出:3.30V 電壓 - 核心:1.20V 工作溫度:-40°C ~ 105°C 安裝類型:表面貼裝 封裝/外殼:431-BFBGA，F(xiàn)CBGA 供應(yīng)商設(shè)備封裝:431-FCPBGA（20x20） 包裝:托盤
ADSP-21161NYCAZ110 功能描述:IC DSP CONTROLLER 32BIT 225BGA RoHS:是 類別:集成電路 (IC) >> 嵌入式 - DSP（數(shù)字式信號處理器） 系列:SHARC® 標(biāo)準(zhǔn)包裝:2 系列:StarCore 類型:SC140 內(nèi)核 接口:DSI，以太網(wǎng)，RS-232 時(shí)鐘速率:400MHz 非易失內(nèi)存:外部 芯片上RAM:1.436MB 電壓 - 輸入/輸出:3.30V 電壓 - 核心:1.20V 工作溫度:-40°C ~ 105°C 安裝類型:表面貼裝 封裝/外殼:431-BFBGA，F(xiàn)CBGA 供應(yīng)商設(shè)備封裝:431-FCPBGA（20x20） 包裝:托盤
發(fā)布緊急采購，3分鐘左右您將得到回復(fù)。

采購需求

(若只采購一條型號，填寫一行即可)

發(fā)布成功！您可以繼續(xù)發(fā)布采購。也可以進(jìn)入我的后臺，查看報(bào)價(jià)

發(fā)布成功！您可以繼續(xù)發(fā)布采購。也可以進(jìn)入我的后臺，查看報(bào)價(jià)

*型號 *數(shù)量 廠商 批號 封裝
添加更多采購

我的聯(lián)系方式

*
*
*
主站蜘蛛池模板： 兴安县| 山阳县| 平阴县| 肇庆市| 乐东| 衡水市| 黔西| 广宗县| 马龙县| 云南省| 亳州市| 伊吾县| 阿荣旗| 工布江达县| 平安县| 濮阳县| 灵丘县| 洪湖市| 香河县| 昌乐县| 平果县| 清河县| 朝阳县| 卫辉市| 阳朔县| 桂林市| 浦北县| 桐梓县| 郎溪县| 东宁县| 正宁县| 华亭县| 潼关县| 玛纳斯县| 富锦市| 承德市| 山东| 富民县| 无棣县| 延吉市| 宜宾县|