- 您現在的位置：買賣IC網 > PDF目錄379673 > ARM720T (Electronic Theatre Controls, Inc.) General-purpose 32-bit Microprocessor with 8KB cache, enlarged Write buffer, and Memory Management Unit (MMU) combined in a single chip PDF資料下載
參數資料
| 型號： | ARM720T |
| 廠商： | Electronic Theatre Controls, Inc. |
| 英文描述： | General-purpose 32-bit Microprocessor with 8KB cache, enlarged Write buffer, and Memory Management Unit (MMU) combined in a single chip |
| 中文描述： | 通用32位微處理器與8KB的高速緩存，擴大寫入緩沖區和內存管理單元（MMU）在單一芯片上結合 |
| 文件頁數： | 10/242頁 |
| 文件大小： | 831K |
| 代理商： | ARM720T |
第1頁第2頁第3頁第4頁第5頁第6頁第7頁第8頁第9頁當前第10頁第11頁第12頁第13頁第14頁第15頁第16頁第17頁第18頁第19頁第20頁第21頁第22頁第23頁第24頁第25頁第26頁第27頁第28頁第29頁第30頁第31頁第32頁第33頁第34頁第35頁第36頁第37頁第38頁第39頁第40頁第41頁第42頁第43頁第44頁第45頁第46頁第47頁第48頁第49頁第50頁第51頁第52頁第53頁第54頁第55頁第56頁第57頁第58頁第59頁第60頁第61頁第62頁第63頁第64頁第65頁第66頁第67頁第68頁第69頁第70頁第71頁第72頁第73頁第74頁第75頁第76頁第77頁第78頁第79頁第80頁第81頁第82頁第83頁第84頁第85頁第86頁第87頁第88頁第89頁第90頁第91頁第92頁第93頁第94頁第95頁第96頁第97頁第98頁第99頁第100頁第101頁第102頁第103頁第104頁第105頁第106頁第107頁第108頁第109頁第110頁第111頁第112頁第113頁第114頁第115頁第116頁第117頁第118頁第119頁第120頁第121頁第122頁第123頁第124頁第125頁第126頁第127頁第128頁第129頁第130頁第131頁第132頁第133頁第134頁第135頁第136頁第137頁第138頁第139頁第140頁第141頁第142頁第143頁第144頁第145頁第146頁第147頁第148頁第149頁第150頁第151頁第152頁第153頁第154頁第155頁第156頁第157頁第158頁第159頁第160頁第161頁第162頁第163頁第164頁第165頁第166頁第167頁第168頁第169頁第170頁第171頁第172頁第173頁第174頁第175頁第176頁第177頁第178頁第179頁第180頁第181頁第182頁第183頁第184頁第185頁第186頁第187頁第188頁第189頁第190頁第191頁第192頁第193頁第194頁第195頁第196頁第197頁第198頁第199頁第200頁第201頁第202頁第203頁第204頁第205頁第206頁第207頁第208頁第209頁第210頁第211頁第212頁第213頁第214頁第215頁第216頁第217頁第218頁第219頁第220頁第221頁第222頁第223頁第224頁第225頁第226頁第227頁第228頁第229頁第230頁第231頁第232頁第233頁第234頁第235頁第236頁第237頁第238頁第239頁第240頁第241頁第242頁
x
Copyright ARM Limited 1997, 1998, 2000. All rights reserved.
ARM DDI 0192A
Figure 6-3
Figure 6-4
Figure 6-5
Figure 6-6
Figure 6-7
Figure 6-8
Figure 6-9
Figure 7-1
Figure 7-2
Figure 7-3
Figure 7-4
Figure 7-5
Figure 7-6
Figure 7-7
Figure 7-8
Figure 7-9
Figure 7-10 Output enable and disable times due to data scanning...................... 7-37
Figure 8-1
ARM7TDMI TAP controller and EmbeddedICE.................................... 8-2
Figure 8-2
EmbeddedICE block diagram............................................................... 8-5
Figure 8-3
Watchpoint control value and mask format .......................................... 8-6
Figure 8-4
Debug control register format............................................................. 8-13
Figure 8-5
Debug status register format .............................................................. 8-15
Figure 8-6
Debug control and status register structure........................................ 8-16
Figure 8-7
Debug comms control register............................................................ 8-19
Figure 9-1
Conceptual device clocking using the fastbus extension ..................... 9-3
Figure 9-2
Conceptual device clocking in standard mode ..................................... 9-5
Figure 9-3
Relationship of FCLK and BCLK in synchronous mode....................... 9-7
Figure 10-1 Simple single-cycle access................................................................. 10-4
Figure 10-2 Simple sequential access................................................................... 10-5
Figure 10-3 Minimum interval between bus accesses........................................... 10-6
Figure 10-4 Use of the BWAIT pin to stop ARM720T for 1 BCLK cycle .............. 10-11
Figure 10-5 Little-endian addresses of bytes within words.................................. 10-14
Figure 10-6 Big-endian addresses of bytes within words .................................... 10-15
Figure 10-7 Bus master handover ....................................................................... 10-19
Figure 11-1 Running a test vector on the processor core...................................... 11-2
Figure 11-2 State machine for ARM720T and ARM7TDMI test............................. 11-3
Figure 11-3 .State machine for RAM test mode..................................................... 11-6
Figure 11-4 State machine for TAG test mode ...................................................... 11-8
Figure 11-5 State machine for MMU test mode................................................... 11-10
Figure 12-1 ETM interface signal timing ................................................................ 12-3
Figure 12-2 ETMCLK power saving....................................................................... 12-4
Level 1 descriptors ............................................................................... 6-7
Section translation.............................................................................. 6-11
Page table entry, level 2 descriptor .................................................... 6-12
Small page translation........................................................................ 6-15
Large page translation........................................................................ 6-17
Domain access control register format............................................... 6-21
Sequence for checking faults ............................................................. 6-22
Typical debug system........................................................................... 7-4
ARM7TDM scan chain arrangement .................................................... 7-6
Test access port (TAP) controller state transitions............................. 7-10
ID code register format....................................................................... 7-16
Input scan cell..................................................................................... 7-19
Clock switching on entry to debug state............................................. 7-24
Scan general timing............................................................................ 7-35
Reset period timing............................................................................. 7-36
Output enable and disable times due to HIGHZ TAP instruction ....... 7-36
相關PDF資料 |
PDF描述 |
|---|---|
| AS-568 | SEMI-PRECISION POWER WIREWOUND RESISTOR |
| AS568 | SEMI-PRECISION POWER WIREWOUND RESISTOR |
| AS-1 | SEMI-PRECISION POWER WIREWOUND RESISTOR |
| AS-5 | SEMI-PRECISION POWER WIREWOUND RESISTOR |
| AS-7 | SEMI-PRECISION POWER WIREWOUND RESISTOR |
相關代理商/技術參數 |
參數描述 |
|---|---|
| ARM7DIMM-LPC2478 | 功能描述:模塊化系統 - SOM LPC2478 ARM7 DIMM Module, Rev 2.2 RoHS:否 制造商:Digi International 外觀尺寸:ConnectCore 9P 處理器類型:ARM926EJ-S 頻率:150 MHz 存儲容量:8 MB, 16 MB 存儲類型:NOR Flash, SDRAM 接口類型:I2C, SPI, UART 工作電源電壓:3.3 V 最大工作溫度:+ 85 C 尺寸:1.97 in x 1.97 in x 6.1 in |
| ARM7TDI | 制造商:未知廠家 制造商全稱:未知廠家 功能描述:周立功的中文ARM7TDI文檔 |
| ARM7TDMI | 制造商:未知廠家 制造商全稱:未知廠家 功能描述:general purpose 32-bit microprocessors |
| ARM7TDMI_G | 制造商:未知廠家 制造商全稱:未知廠家 功能描述:Technical Reference Manual |
| ARM7TDMI-S | 制造商:未知廠家 制造商全稱:未知廠家 功能描述:周立功的中文ARM7TDI文檔 |
發布緊急采購，3分鐘左右您將得到回復。