- 您現在的位置：買賣IC網 > PDF目錄379673 > ARM720T (Electronic Theatre Controls, Inc.) General-purpose 32-bit Microprocessor with 8KB cache, enlarged Write buffer, and Memory Management Unit (MMU) combined in a single chip PDF資料下載
參數資料
| 型號： | ARM720T |
| 廠商： | Electronic Theatre Controls, Inc. |
| 英文描述： | General-purpose 32-bit Microprocessor with 8KB cache, enlarged Write buffer, and Memory Management Unit (MMU) combined in a single chip |
| 中文描述： | 通用32位微處理器與8KB的高速緩存，擴大寫入緩沖區和內存管理單元（MMU）在單一芯片上結合 |
| 文件頁數： | 240/242頁 |
| 文件大小： | 831K |
| 代理商： | ARM720T |
第1頁第2頁第3頁第4頁第5頁第6頁第7頁第8頁第9頁第10頁第11頁第12頁第13頁第14頁第15頁第16頁第17頁第18頁第19頁第20頁第21頁第22頁第23頁第24頁第25頁第26頁第27頁第28頁第29頁第30頁第31頁第32頁第33頁第34頁第35頁第36頁第37頁第38頁第39頁第40頁第41頁第42頁第43頁第44頁第45頁第46頁第47頁第48頁第49頁第50頁第51頁第52頁第53頁第54頁第55頁第56頁第57頁第58頁第59頁第60頁第61頁第62頁第63頁第64頁第65頁第66頁第67頁第68頁第69頁第70頁第71頁第72頁第73頁第74頁第75頁第76頁第77頁第78頁第79頁第80頁第81頁第82頁第83頁第84頁第85頁第86頁第87頁第88頁第89頁第90頁第91頁第92頁第93頁第94頁第95頁第96頁第97頁第98頁第99頁第100頁第101頁第102頁第103頁第104頁第105頁第106頁第107頁第108頁第109頁第110頁第111頁第112頁第113頁第114頁第115頁第116頁第117頁第118頁第119頁第120頁第121頁第122頁第123頁第124頁第125頁第126頁第127頁第128頁第129頁第130頁第131頁第132頁第133頁第134頁第135頁第136頁第137頁第138頁第139頁第140頁第141頁第142頁第143頁第144頁第145頁第146頁第147頁第148頁第149頁第150頁第151頁第152頁第153頁第154頁第155頁第156頁第157頁第158頁第159頁第160頁第161頁第162頁第163頁第164頁第165頁第166頁第167頁第168頁第169頁第170頁第171頁第172頁第173頁第174頁第175頁第176頁第177頁第178頁第179頁第180頁第181頁第182頁第183頁第184頁第185頁第186頁第187頁第188頁第189頁第190頁第191頁第192頁第193頁第194頁第195頁第196頁第197頁第198頁第199頁第200頁第201頁第202頁第203頁第204頁第205頁第206頁第207頁第208頁第209頁第210頁第211頁第212頁第213頁第214頁第215頁第216頁第217頁第218頁第219頁第220頁第221頁第222頁第223頁第224頁第225頁第226頁第227頁第228頁第229頁第230頁第231頁第232頁第233頁第234頁第235頁第236頁第237頁第238頁第239頁當前第240頁第241頁第242頁
Index
Index-ii
Copyright ARM Limited 1997, 1998, 2000. All rights reserved.
ARM DDI 0192A
Bus master
default
Bus master handover
BYPASS
public instruction
Bypass register
Byte (data type)
Byte operations
10-21
10-19
7-13
7-16
2-6
10-16
C
CLAMP
public instruction
CLAMPZ
public instruction
Clock switching
debug state
Communications channel
message transfer
using
Condition code flags
Configuration
compatibility
description
notation
Control coprocessor state
determining
Control registers
Registers
control
Coprocessor
Coprocessor interface
signals
Core clocks
Core state
accessing banked registers
determining
moving to ARM state
CPSR (Current Processor Status
Register)
format of
CPU aborts
6-18
Cycle types
bus interface
7-14
7-15
7-23
8-21
8-20
2-13
3-2
3-2
3-2
7-28
8-6
1-4
A-5
7-23
7-25
7-25
7-25
2-13
2-13
10-4
D
Data signal timing
Data types
alignment
byte
halfword
word
10-9
2-6
2-6
2-6
2-6
2-6
Debug
host
program counter
protocol converter
reset
7-11
systems
Debug extensions
debug state
internal state
Debug interface
definition
Debug request
entering debug state via
Debug state
entering
entering on breakpoint
entering on debug-request
entering on watchpoint
exiting from
switching clock state
Debugger
signals
A-9
device identification code register
Domain access control
Domain access control register
format
6-21
interpreting access bits
7-4
7-30
7-4
7-4
7-2
7-2
7-2
7-2
7-32
7-7
7-7
7-8
7-7
7-28
7-23
7-16
6-21
6-21
E
Early termination
definition
EmbeddedICE
about
breakpoints
2-24
8-2
8-9
8-17
coupling
BREAKPT signal
communications channel
control registers
debug control register
debug status register
definition
disabling
8-3
TAP controller
timing
8-3
ETM
about
12-2
interface
ETM interface
signals
A-10
Exception
entering
entry and exit summary
leaving
priorities
restrictions
returning to THUMB state
8-2
8-19
8-6
8-13
8-15
8-2
8-2, 8-6
12-3
2-16
2-17
2-17
2-21
2-21
from
2-20, 2-21
2-17
vectors
addresses
2-20
External aborts
Aborts
external
6-25
buffered writes
cachable reads
EXTEST
public instruction
6-25
6-25
7-12
F
Fast Context Switch Extension
Fastbus extension
Fault address register
Fault checking
Fault status register
Faults
alignment
domain
6-23
permission
section
subpage
translation
FCSE
relocation of low virtual
2-22
9-3
6-19
6-22
6-19
6-23
6-24
6-24
6-24
6-23
addresses
2-22
FIQ mode
definition
2-7
2-18
H
Halfword operations
High register
accessing from THUMB state
description
HIGHZ
public instruction
10-15
2-11
2-11
7-14
I
IDC
cacheable bit
disable
disable for secure applications
enable
4-5
interaction with MMU and write
buffer
operation
4-2
read-lock-write
reset
4-5
validity
4-4
double-mapped space
software IDC flush
IDCODE
public instruction
4-2
4-5
4-6
6-26
4-3
4-4
4-4
7-13
相關PDF資料 |
PDF描述 |
|---|---|
| AS-568 | SEMI-PRECISION POWER WIREWOUND RESISTOR |
| AS568 | SEMI-PRECISION POWER WIREWOUND RESISTOR |
| AS-1 | SEMI-PRECISION POWER WIREWOUND RESISTOR |
| AS-5 | SEMI-PRECISION POWER WIREWOUND RESISTOR |
| AS-7 | SEMI-PRECISION POWER WIREWOUND RESISTOR |
相關代理商/技術參數 |
參數描述 |
|---|---|
| ARM7DIMM-LPC2478 | 功能描述:模塊化系統 - SOM LPC2478 ARM7 DIMM Module, Rev 2.2 RoHS:否 制造商:Digi International 外觀尺寸:ConnectCore 9P 處理器類型:ARM926EJ-S 頻率:150 MHz 存儲容量:8 MB, 16 MB 存儲類型:NOR Flash, SDRAM 接口類型:I2C, SPI, UART 工作電源電壓:3.3 V 最大工作溫度:+ 85 C 尺寸:1.97 in x 1.97 in x 6.1 in |
| ARM7TDI | 制造商:未知廠家 制造商全稱:未知廠家 功能描述:周立功的中文ARM7TDI文檔 |
| ARM7TDMI | 制造商:未知廠家 制造商全稱:未知廠家 功能描述:general purpose 32-bit microprocessors |
| ARM7TDMI_G | 制造商:未知廠家 制造商全稱:未知廠家 功能描述:Technical Reference Manual |
| ARM7TDMI-S | 制造商:未知廠家 制造商全稱:未知廠家 功能描述:周立功的中文ARM7TDI文檔 |
發布緊急采購，3分鐘左右您將得到回復。