- 您現在的位置：買賣IC網 > PDF目錄30712 > L64007 (LSI CORP) SPECIALTY CONSUMER CIRCUIT, PQFP160 PDF資料下載
參數資料
| 型號： | L64007 |
| 廠商： | LSI CORP |
| 元件分類： | 消費家電 |
| 英文描述： | SPECIALTY CONSUMER CIRCUIT, PQFP160 |
| 封裝： | PLASTIC, QFP-160 |
| 文件頁數： | 14/166頁 |
| 文件大小： | 1015K |
| 代理商： | L64007 |
第1頁第2頁第3頁第4頁第5頁第6頁第7頁第8頁第9頁第10頁第11頁第12頁第13頁當前第14頁第15頁第16頁第17頁第18頁第19頁第20頁第21頁第22頁第23頁第24頁第25頁第26頁第27頁第28頁第29頁第30頁第31頁第32頁第33頁第34頁第35頁第36頁第37頁第38頁第39頁第40頁第41頁第42頁第43頁第44頁第45頁第46頁第47頁第48頁第49頁第50頁第51頁第52頁第53頁第54頁第55頁第56頁第57頁第58頁第59頁第60頁第61頁第62頁第63頁第64頁第65頁第66頁第67頁第68頁第69頁第70頁第71頁第72頁第73頁第74頁第75頁第76頁第77頁第78頁第79頁第80頁第81頁第82頁第83頁第84頁第85頁第86頁第87頁第88頁第89頁第90頁第91頁第92頁第93頁第94頁第95頁第96頁第97頁第98頁第99頁第100頁第101頁第102頁第103頁第104頁第105頁第106頁第107頁第108頁第109頁第110頁第111頁第112頁第113頁第114頁第115頁第116頁第117頁第118頁第119頁第120頁第121頁第122頁第123頁第124頁第125頁第126頁第127頁第128頁第129頁第130頁第131頁第132頁第133頁第134頁第135頁第136頁第137頁第138頁第139頁第140頁第141頁第142頁第143頁第144頁第145頁第146頁第147頁第148頁第149頁第150頁第151頁第152頁第153頁第154頁第155頁第156頁第157頁第158頁第159頁第160頁第161頁第162頁第163頁第164頁第165頁第166頁
register
28 Wed May 28 17:37:25 1997
Draft 1/21/97
4-28
Registers
PRE.4 for Rev. D
Copyright 1997 by LSI Logic Corporation. All rights reserved.
is generated, an associated status bit is set to 1 to notify
the host processor that there is a PP status word in the
PSQ ready to be read out. After reset, this bit is 0.
EI_MMU
Enable Interrupt on Memory Management Unit
13
When set to 1, this bit allows an external interrupt to be
generated upon events occurring in the MMU block.
When reset to 0, the interrupt is masked. When an inter-
rupt on the MMU is generated, an associated status bit
is set to 1 to notify the host processor that there is an
MMU status word ready to be read out. After reset, the
bit is 0.
EI_PCR
Enable Interrupt on Program Clock Reference
12
When set to 1, this bit allows an external interrupt to be
generated upon arrival of a new PCR value in the trans-
port packet that matches the programmable PCR_PID
value. When reset to 0, the interrupt is masked. When the
interrupt on the PCR is generated, an associated status
bit is being set in the System Status Register (SSR),
described in Section 4.8.9. This indicates that new values
of PCR and LMC are ready to be read out. After reset,
the bit is 0.
EI_CHD
Enable Interrupt on Channel Decoder
11
When set to 1, this bit allows an external interrupt to be
generated upon some events occurring in the channel
decoder interface block. When reset to 0, the interrupt is
masked. When an interrupt on the channel decoder is
generated, an associated status bit in the SSR is set to
1 to notify the host processor that there is channel
decoder status word ready to be read out. After reset, the
bit is 0.
EI_CC
Enable Interrupt on Cache Error
10
When set to 1, this bit allows an external interrupt to be
generated when a cache error is detected. When reset to
0, the interrupt is masked. When the interrupt on CC is
generated, an associated status bit is set to 1 to notify
the host processor that there is a CC. After reset, this bit
is 0.
RES
Reserved
9
This bit is reserved.
相關PDF資料 |
PDF描述 |
|---|---|
| L64013A1 | SPECIALTY CONSUMER CIRCUIT, PQFP100 |
| L64014A | SPECIALTY CONSUMER CIRCUIT, PQFP144 |
| L64015 | SPECIALTY CONSUMER CIRCUIT, PQFP144 |
| L64020XDC | SPECIALTY CONSUMER CIRCUIT, CBGA208 |
| L64020XQC | SPECIALTY CONSUMER CIRCUIT, PQFP160 |
相關代理商/技術參數 |
參數描述 |
|---|---|
| L64010ADC | 制造商:未知廠家 制造商全稱:未知廠家 功能描述:Multiplier/Accumulator |
| L64010ADCC | 制造商:未知廠家 制造商全稱:未知廠家 功能描述:Multiplier/Accumulator |
| L64010ADM | 制造商:未知廠家 制造商全稱:未知廠家 功能描述:Multiplier/Accumulator |
| L64010ADMB | 制造商:未知廠家 制造商全稱:未知廠家 功能描述:Multiplier/Accumulator |
| L64010ADMC | 制造商:未知廠家 制造商全稱:未知廠家 功能描述:Multiplier/Accumulator |
發布緊急采購，3分鐘左右您將得到回復。