- 您現在的位置：買賣IC網 > PDF目錄373971 > AD9929 (Analog Devices, Inc.) CCD Signal Processor with Precision Timing Generator PDF資料下載
參數資料
| 型號： | AD9929 |
| 廠商： | Analog Devices, Inc. |
| 英文描述： | CCD Signal Processor with Precision Timing Generator |
| 中文描述： | CCD信號處理器精確時序發生器 |
| 文件頁數： | 5/64頁 |
| 文件大小： | 558K |
| 代理商： | AD9929 |
第1頁第2頁第3頁第4頁當前第5頁第6頁第7頁第8頁第9頁第10頁第11頁第12頁第13頁第14頁第15頁第16頁第17頁第18頁第19頁第20頁第21頁第22頁第23頁第24頁第25頁第26頁第27頁第28頁第29頁第30頁第31頁第32頁第33頁第34頁第35頁第36頁第37頁第38頁第39頁第40頁第41頁第42頁第43頁第44頁第45頁第46頁第47頁第48頁第49頁第50頁第51頁第52頁第53頁第54頁第55頁第56頁第57頁第58頁第59頁第60頁第61頁第62頁第63頁第64頁
AD9929
TIMING SPECIFICATIONS
Table 4. C
L
= 20 pF, AVDD = DVDD = DRVDD = 3.0 V, f
CLI
= 36 MHz, unless otherwise noted.
Parameter
MASTER CLOCK, CLI
CLI Clock Period
CLI High/Low Pulse Width
Delay from CLI Rising Edge to Internal Pixel Position 0
AFE CLAMP PULSES
1
CLPOB Pulse Width
AFE SAMPLE LOCATION
1
(See Figure 17)
SHP Sample Edge to SHD Sample Edge
DATA OUTPUTS
Output Delay from DCLK1 Rising Edge (See Figure 19)
Pipeline Delay from SHP/SHD Sampling (See Figure 70)
SERIAL INTERFACE (See Figure 10 and Figure 11)
Maximum SCK Frequency
SL to SCK Setup Time
SCK to SL Hold Time
SDATA Valid to SCK Rising Edge Setup
SCK Falling Edge to SDATA Valid Hold
SCK Falling Edge to SDATA Valid Read
Rev. A | Page 5 of 64
Symbol
t
CONV
t
CLIDLY
T
S1
t
OD
t
DV
f
SCLK
t
LS
t
LH
t
DS
t
DH
t
OD
Min
27.8
4
20
10
10
10
10
10
10
Typ
13.9
6
10
25
9
Max
9
Unit
ns
ns
ns
Pixels
Pixels
ns
Cycles
MHz
ns
ns
ns
ns
ns
1
Parameter is programmable.
VERTICAL DRIVER SPECIFICATIONS
Table 5. V1 to V4 load = no load, SUBCK load = no load, VDD = 3.0 V, VL = 7.5 V, VH1 = VH2 = +15.0 V, VM1 = VM2 = GND,
f
CLI
= 36 MHz, unless otherwise noted.
Parameter
Symbol
LOGIC INPUTS
High Level Input Voltage
V
IH
Low Level Input Voltage
V
IL
Propagation Delays, Rise/Fall Times and Output Currents
V1 and V3 Outputs (See Figure 43)
Delay Times
VL to VM1
t
PLM1
VM1 to VH1
t
PMH
VH1 to VM1
t
PHM
VM1 to VL
t
PML1
Rise Times
VL to VM1
t
R1
VM1 to VH1
t
R2
Fall Times
VH1 to VM1
t
F1
VM1 to VL
t
F2
Output Currents
V1 or V3 @ VL = 7.25 V
V1 or V3 @ VM1 = 0.25 V
V1 or V3 @ VM1 = +0.25 V
V1 or V3 @ VH1 = +14.75 V
Min
0.8 (VDD)
0
Typ
0.3 (VDD)
100
100
50
50
500
500
500
500
10.0
5.0
5.0
7.2
Max
VDD
V
Unit
V
ns
ns
ns
ns
ns
ns
ns
ns
mA
mA
mA
mA
相關PDF資料 |
PDF描述 |
|---|---|
| AD9937 | CCD Signal Processor with Precision Timing⑩ Generator |
| AD9937KCP | CCD Signal Processor with Precision Timing⑩ Generator |
| AD9937KCPRL | TVPS00RF-25-35PB W/ PC CONTACT |
| AD9942 | Dual-Channel, 14-Bit CCD Signal Processor with Precision Timing⑩ Core |
| AD9942BBCZ | Dual-Channel, 14-Bit CCD Signal Processor with Precision Timing⑩ Core |
相關代理商/技術參數 |
參數描述 |
|---|---|
| AD9929BBCZ | 制造商:Analog Devices 功能描述:AFE Video 1ADC 12-Bit 3V 64-Pin CSP-BGA 制造商:Analog Devices 功能描述:IC 12-BIT SIGNAL PROCESSOR |
| AD9929BBCZRL | 制造商:Rochester Electronics LLC 功能描述: 制造商:Analog Devices 功能描述: |
| AD9937 | 制造商:AD 制造商全稱:Analog Devices 功能描述:CCD Signal Processor with Precision Timing⑩ Generator |
| AD9937BCPZ-24 | 制造商:Analog Devices 功能描述: |
| AD9937BCPZ-27 | 功能描述:IC CCD SIGNAL PROC/GEN 制造商:analog devices inc. 系列:* 零件狀態:上次購買時間 標準包裝:1 |
發布緊急采購，3分鐘左右您將得到回復。