- 您現(xiàn)在的位置：買賣IC網(wǎng) > PDF目錄367493 > L84225 L84225 100BaseTX/FX/10BaseT Physical Layer Device technical manual 4/02 PDF資料下載
參數(shù)資料
| 型號： | L84225 |
| 英文描述： | L84225 100BaseTX/FX/10BaseT Physical Layer Device technical manual 4/02 |
| 中文描述： | L84225 100BaseTX/FX/10BaseT物理層設(shè)備的技術(shù)手冊，4月2日 |
| 文件頁數(shù)： | 57/118頁 |
| 文件大?。?/td> | 890K |
| 代理商： | L84225 |
第1頁第2頁第3頁第4頁第5頁第6頁第7頁第8頁第9頁第10頁第11頁第12頁第13頁第14頁第15頁第16頁第17頁第18頁第19頁第20頁第21頁第22頁第23頁第24頁第25頁第26頁第27頁第28頁第29頁第30頁第31頁第32頁第33頁第34頁第35頁第36頁第37頁第38頁第39頁第40頁第41頁第42頁第43頁第44頁第45頁第46頁第47頁第48頁第49頁第50頁第51頁第52頁第53頁第54頁第55頁第56頁當(dāng)前第57頁第58頁第59頁第60頁第61頁第62頁第63頁第64頁第65頁第66頁第67頁第68頁第69頁第70頁第71頁第72頁第73頁第74頁第75頁第76頁第77頁第78頁第79頁第80頁第81頁第82頁第83頁第84頁第85頁第86頁第87頁第88頁第89頁第90頁第91頁第92頁第93頁第94頁第95頁第96頁第97頁第98頁第99頁第100頁第101頁第102頁第103頁第104頁第105頁第106頁第107頁第108頁第109頁第110頁第111頁第112頁第113頁第114頁第115頁第116頁第117頁第118頁
Register Description
Copyright 1999-2002 by LSI Logic Corporation. All rights reserved.
57 of 118
April, 2002
3 Register Description
Table 8
MI Serial Port Structure
<Idle>
IDLE
<Start>
ST[1:0]
<Read>
READ
<Write>
WRITE
<PHY Addr.>
PHYAD[4:0]
<Reg. Addr.>
REGAD[4:0]
<Turnaround>
TA[1:0]
<Data>
D[15:0]
MI Registers - Address and Default Value
REGAD
Name
Default (Hex Code)
00000
00001
00010
00011
00100
00101
10000
10001
10010
10011
10100
Control Register
Status Register
PHY ID 1 Register
PHY ID 2 Register
Auto Negotiation Advertisement Register
Auto Negotiation Remote Capability Register
Reserved
Reserved
Channel Status Output Register
Reserved
Reserved
3000
7809
0016
F840
01E1
0000
0008
0002
0340/0240/ 0140/0040
007F
0000
Symbol
Name
Definition
R/W
IDLE
Idle Pattern
These bits are an idle pattern. Device will not initiate an MI
cycle until it detects at least 32 1's.
When ST[1:0]=01, a MI serial port access cycle starts.
1 = Read Cycle
1 = Write Cycle
When PHYAD[4:2] bits match the PHYAD[4:2] pins, the MI
serial port is selected for operation. PHYAD[1:0] is used for
channel selection:
PHYAD [1:0]=11 For Channel 3
PHYAD [1:0]=10 For Channel 2
PHYAD [1:0]=01 For Channel 1
PHYAD [1:0]=00 For Channel 0
If REGAD[4:0]=00000-11100, these bits determine the
specific register from which D[15:0] is read/written. If mul-
tiple register access is enabled and REGAD[4:0]=11111,
all registers are read/written in a single cycle.
W
ST[1:0]
READ
WRITE
PHYAD[4:0]
Start Bits
Read Select
Write Select
PhysicalDevice
Address
W
W
W
W
REGAD4[4:0]
Register
Address
W
相關(guān)PDF資料 |
PDF描述 |
|---|---|
| L84302 | L84302 Quad 100/10 Mbps 4-Port Ethernet Controller with RMON/SNMP Management Counters technical manual 4/02 |
| L8560 | Low-Power SLIC with Ringing |
| L8567 | SLIC for Peoples Republic of China Applications |
| L8567-32PLCC | Telecommunication IC |
| L8567-44PLCC | Telecommunication IC |
相關(guān)代理商/技術(shù)參數(shù) |
參數(shù)描述 |
|---|---|
| L84225/B1 | 制造商:LSI Corporation 功能描述: |
| L8446-04 | 制造商:HAMAMATSU 制造商全稱:Hamamatsu Corporation 功能描述:CW LASER DIODES |
| L8446-06 | 制造商:HAMAMATSU 制造商全稱:Hamamatsu Corporation 功能描述:CW LASER DIODES |
| L8446-07 | 制造商:HAMAMATSU 制造商全稱:Hamamatsu Corporation 功能描述:CW LASER DIODES |
| L8446-41 | 制造商:HAMAMATSU 制造商全稱:Hamamatsu Corporation 功能描述:CW LASER DIODES |
發(fā)布緊急采購，3分鐘左右您將得到回復(fù)。